

CIT-2109 · Arquitectura y Organización de Computadores

Segmentación y Paralelismo (Pauta)

Cauce RISC y superescalar

Edicson Solar Salinas

edicson.solar@mail.udp.cl

+56 9 92763279

10

2 de junio de 2026

Considere un computador con arquitectura RISC y segmentación de 3 etapas: C, E y D.

Código

I1: MOV R2, #18

I2: LOAD R1, M1

I3: ADD R0, R1, R2

Dibuje el diagrama de segmentación de las instrucciones.

Desarrollo Ejercicio 1

Sin riesgos adicionales, entra una instrucción nueva por ciclo y cada una conserva el orden C, E, D.

	T1	T2	T3	T4	T5
I1	C	E	D		
I2		C	E	D	
I3			C	E	D

Paso 1

I1 ocupa C en T1, E en T2 y D en T3.

Paso 2

I2 entra en el ciclo siguiente y queda desplazada una columna.

Resultado

El total queda en 5 ciclos para 3 instrucciones.

Considere el siguiente código y asuma que debe detener el cauce cuando se detecta un riesgo de control originado por un salto condicional.

Código

I1: LOAD R1, [R0]

I2: ADD R2, R1

I3: BZE I5

I4: STOR [R0], R2

Dibuje el diagrama de segmentación insertando las burbujas estrictamente necesarias.

El salto se conoce al ejecutar BZE. Antes de eso no se sabe con seguridad cuál instrucción sigue.

	T1	T2	T3	T4	T5	T6	T7
I1	C	E	D				
I2		C	E	D			
I3			C	E	D		
N00P				N	N	N	
I4/I5					C	E	D

1. Ubicar el salto

BZE se capta en T3 y se ejecuta en T4.

2. Insertar burbuja

En T4 no se capta una instrucción útil. Se usa N00P.

3. Continuar

Si no salta, continúa I4. Si salta, continúa I5.

Asuma que el código se ejecutará en un cauce superescalar balanceado de grado 2, con 3 etapas de segmentación: C, E y D.

Código

```
I1: ADD R0, #6  
I2: STOR [R1], R0  
I3: ADD R1, R2, #8  
I4: SUB R0, R9, #45
```

Identificación

1. ¿Qué dependencias de datos teóricas visualiza en el código anterior?
2. Justifique indicando la instrucción afectada y el registro causal.

Lectura de instrucciones

- ADD R0, #6: suma 6 a R0 y guarda en R0.
- STOR [R1], R0: guarda R0 en memoria en la dirección guardada en R1.
- ADD R1, R2, #8: suma R2 con 8 y guarda en R1.
- SUB R0, R9, #45: resta 45 a R9 y guarda en R0.

Tabla base

Instr.	Lee	Escribe
I1	R0	R0
I2	R1, R0	Memoria
I3	R2	R1
I4	R9	R0

Para clasificar, se compara una instrucción anterior con una posterior: lectura contra escritura y escritura contra escritura.

Par	Registro	Tipo	Justificación
I1 → I2	R0	RAW	I1 escribe R0; I2 lee R0 para almacenar el dato correcto.
I2 → I3	R1	WAR	I2 lee R1 como dirección; I3 escribe R1 después.
I1 → I4	R0	WAW	I1 e I4 escriben R0; el orden de escritura debe mantenerse.
I2 → I4	R0	WAR	I2 lee R0; I4 escribe R0 después.

RAW

La posterior necesita un dato producido por la anterior.

WAR

La posterior no debe escribir antes de una lectura pendiente.

WAW

Dos escrituras al mismo destino deben conservar el orden.

Código

I1: ADD R0, #6

I2: STOR [R1], R0

I3: ADD R1, R2, #8

I4: SUB R0, R9, #45

Determine el paralelismo potencial de estas instrucciones.

Trace cómo se ejecutarían en el cauce superescalar descrito, asumiendo ejecución en orden pero emisión múltiple.

I1 entra sola. I2 espera a que R0 esté disponible. Luego I3 e I4 pueden entrar juntas.

	T1	T2	T3	T4	T5	T6
I1	C	E	D			
I2			C	E	D	
I3				C	E	D
I4				C	E	D

T1

Solo entra I1; I2 necesita el R0 que I1 produce.

T3

I1 llega a D; I2 puede comenzar a avanzar.

T4

I3 e I4 se emiten juntas porque I2 ya leyó sus operandos.

Elija una de las dependencias analizadas y explique cómo se puede resolver desde el hardware o el compilador.

Dependencia elegida: $I2 \rightarrow I3$ por R1.

Antes

I2: STOR [R1], R0

I3: ADD R1, R2, #8

- I2 lee R1 como dirección de memoria.
- I3 escribe R1.
- Tipo: **WAR**.

Renombramiento

I2: STOR [R1], R0

I3: ADD R10, R2, #8

- I2 conserva el R1 original.
- I3 deja su resultado en otro registro.
- Se elimina el conflicto por nombre de registro.

Respuesta: cambiar el nombre del registro que escribe I3; por ejemplo, usar **R10** en vez de **R1**.