

CIT-2109 · Arquitectura y Organización de Computadores

Modos de direccionamiento (Pauta)

Dirección efectiva (EA)

Edicson Solar Salinas

edicson.solar@mail.udp.cl

+56 9 92763279

09

26 de mayo de 2026

Ejercicio 1 - Dirección Efectiva y Operando

Para una instrucción LOAD AC, el campo de dirección es $A = 240$.

Registros

R1 contiene 300
R2 contiene 40

Memoria

Dirección 240	contiene 500	Dirección 300	contiene 760
Dirección 280	contiene 640	Dirección 500	contiene 900
Dirección 540	contiene 710	Dirección 640	contiene 1200

Determinar EA y operando

- A) Direccionamiento directo.
- B) Direccionamiento indirecto.
- C) Direccionamiento con desplazamiento usando R2.

Determinar EA y operando

- D) Direccionamiento indirecto con registro usando R1.
- E) Pre-indexado usando R2: $EA = (A + (R2))$.
- F) Post-indexado usando R2: $EA = (A) + (R2)$.

Desarrollo Ejercicio 1 - Directo e Indirecto

Orden usado: calcular EA y después leer $Mem[EA]$.

Ítem	Modo	Cálculo de EA	Lectura del operando	Resultado
A)	Directo	$EA = A = 240$	$Mem[240] = 500$	$EA = 240$, Operando = 500
B)	Indirecto	$EA = (A) = Mem[240] = 500$	$Mem[500] = 900$	$EA = 500$, Operando = 900
D)	Indirecto con registro	$EA = (R1) = 300$	$Mem[300] = 760$	$EA = 300$, Operando = 760

A) Directo

$$A = 240 \Rightarrow EA = 240$$

$$Mem[240] = 500$$

B) Indirecto

$$Mem[A] = Mem[240] = 500$$

$$EA = 500, \quad Mem[500] = 900$$

D) Indirecto con registro

$$(R1) = 300$$

$$EA = 300, \quad Mem[300] = 760$$

Desarrollo Ejercicio 1 - Desplazamiento e Indexado

Datos usados: $A = 240$, $(R2) = 40$, $Mem[240] = 500$, $Mem[280] = 640$, $Mem[540] = 710$, $Mem[640] = 1200$.

Ítem	Modo	Orden correcto	EA final	Operando
C)	Desplazamiento	$EA = A + (R2) = 240 + 40$	280	$Mem[280] = \mathbf{640}$
E)	Pre-indexado	$EA = (A + (R2)) = Mem[240 + 40] = Mem[280]$	640	$Mem[640] = \mathbf{1200}$
F)	Post-indexado	$EA = (A) + (R2) = Mem[240] + 40 = 500 + 40$	540	$Mem[540] = \mathbf{710}$

C) Desplazamiento

$$EA = 240 + 40 = 280$$

$$Mem[280] = 640$$

E) Pre-indexado

$$240 + 40 = 280$$

$$EA = Mem[280] = 640$$

$$Mem[640] = 1200$$

F) Post-indexado

$$Mem[240] = 500$$

$$EA = 500 + 40 = 540$$

$$Mem[540] = 710$$

Instrucciones

1. Decodificar: 0xE5921000
2. Decodificar: 0xE59F001C
3. Codificar: ADD R4, R2, #5

Tabla de conversión

Reg.	Bits	Reg.	Bits	Reg.	Bits	Reg.	Bits
R0	0000	R1	0001	R2	0010	R3	0011
R4	0100	R5	0101	R6	0110	R7	0111
R8	1000	R9	1001	R10	1010	R11	1011
R12	1100	R13	1101	R14	1110	R15/PC	1111

Formatos

ADD inmediato							
cond	001	opcode	S	Rn	Rd	rotate	imm8
1110	001	0100	0	Rn	Rd	0000	imm8

LDR inmediato						
cond	01	I	P	U	B	W L
1110	01	0	1	1	0	0 1

Separación por campos: condición, patrón de carga, registro base, registro destino y desplazamiento.

Ítem	Código	cond	Patrón	Rn	Rd	offset12
1)	0xE5921000	E $\Rightarrow$ AL	59 $\Rightarrow$ LDR	2 $\Rightarrow$ R2	1 $\Rightarrow$ R1	000
2)	0xE59F001C	E $\Rightarrow$ AL	59 $\Rightarrow$ LDR	F $\Rightarrow$ PC	0 $\Rightarrow$ R0	01C

Ítem	Código	cond	LDR	Base	Destino
1)	E 59 2 1 000	E	59	R2	R1
2)	E 59 F 0 01C	E	59	PC	R0

1) Primera instrucción

Rn=R2, Rd=R1, offset=0

LDR R1, [R2]

2) Segunda instrucción

Rn=PC, Rd=R0, offset=0x1C

LDR R0, [PC, #0x1C]

3) Instrucción: ADD R4, R2, #5

Campo	cond	tipo	opcode	S	Rn	Rd	inmediato
Valor	AL	inmediato	ADD	sin flags	R2	R4	5
Bits	1110	001	0100	0	0010	0100	0000 00000101

Campos concatenados

1110 0010 1000 0010 0100 0000 0000 0101

E2824005

Resultado: **0xE2824005**

1. Considerando la instrucción `STOR [R6], R5`, ¿Qué micro-operaciones se deben realizar en el ciclo de ejecución?
2. Considerando la instrucción `LOAD R1, m1`, ¿Qué micro-operaciones se deben realizar en el ciclo de ejecución?
3. Considerando la instrucción `MOV R1, #-5`, ¿Qué micro-operaciones se deben realizar en el ciclo de ejecución?

Lectura usada: fuente, destino y participación de memoria.

Ítem	Instrucción	Lectura	Microoperación	Resultado
1)	STOR [R6], R5	Dirección en R6; dato en R5.	$EA \leftarrow R6; \text{Mem}[EA] \leftarrow R5$	$\text{Mem}[R6] \leftarrow R5$
2)	LOAD R1, m1	Dirección explícita m1; destino R1.	$EA \leftarrow m1; R1 \leftarrow \text{Mem}[EA]$	$R1 \leftarrow \text{Mem}[m1]$
3)	MOV R1, #-5	Operando inmediato; no hay lectura de memoria.	$R1 \leftarrow -5$	$R1 \leftarrow -5$

1) STOR [R6], R5

$R6 \Rightarrow EA$

$R5 \Rightarrow \text{Mem}[EA]$

2) LOAD R1, m1

$m1 \Rightarrow EA$

$\text{Mem}[EA] \Rightarrow R1$

3) MOV R1, #-5

$-5 \Rightarrow R1$

sin lectura de memoria

Ejercicio 4 - Formato de Instrucción y Direcccionamiento

Considere un procesador RISC un formato fijo con palabras de 32 bit, datos en complemento a 2, direcciones en binario natural e instrucciones de 32 bits:

- 8 bit para código de operación.
- 2 bit para cantidad de operandos ("00": 0 operando, "01": 1 operando y "10": 2 operandos).
- 22 para direccionamiento.
- Se consideran 1 bit para indicar el modo de direccionamiento de cada operando ("0": inmediato, en complemento a 2 y "1": a registro).

Considerando que el código de operación de MOVE es 0xA9, escriba la instrucción MOVE R1, #-7 en lenguaje hexadecimal.

Formato usado

Opcode	Cantidad operandos	Operando 1	Operando 2
8 bits	2 bits	11 bits	11 bits
0xA9	10	modo + valor	modo + valor

Opcode

0xA9 = **10101001**

Cantidad de operandos

2 operandos $\Rightarrow$ **10**

Partición de direccionamiento

22 bits = 11 + 11

cada operando = 1 bit modo

+ 10 bits valor

Operando 1: R1

Es registro, por tanto el modo es 1.

$$R1 = 1_{10}$$

valor = 0000000001

modo = 1

op1 = 1 0000000001

Operando 2: #-7

Es inmediato, por tanto el modo es 0.

$$+7 = 0000000111$$

invertir = 1111111000

$$+1 = 1111111001$$

modo = 0

op2 = 0 1111111001

Unión de campos

Opcode	Cant. op.	Op1	Op2
10101001	10	100000000001	01111111001

101010011010000000000101111111001

1010 1001 1010 0000 0000 1011 1111 1001

A 9 A 0 0 B F 9

Resultado: **0xA9A00BF9**