1 Notation

$$x \to y := \neg x + y$$

AND	^	
OR	V	+
NOT	\neg	\overline{x}
NAND	↑	$\overline{A \cdot B}$
NOR	+	$\overline{A+B}$
XOR	\oplus	≠
XNOR	0	<u> </u>

Rechengesetze

Kommutativgesetze

$$A \cdot B = B \cdot A$$
$$A + B = B + A$$

Assoziativgesetze

$$(A \cdot B) \cdot C = A \cdot (B \cdot C)$$
$$(A + B) + C = A + (B + C)$$

Distributivgesetze

$$A \cdot (B+C) = (A \cdot B) + (A \cdot C)$$
$$A + (B \cdot C) = (A+B) \cdot (A+C)$$

Identitätsgesetze

$$A \cdot 1 = A$$
$$A + 0 = A$$

Negationsgesetze

$$A \cdot \neg A = 0$$
$$A + \neg A = 1$$

Idempotenzgesetze

$$A \cdot A = A$$
$$A + A = A$$

Null- und Einselementgesetze

$$A \cdot 0 = 0$$
$$A + 1 = 1$$

Absorptionsgesetze

$$A \cdot (A + B) = A$$
$$A + (A \cdot B) = A$$

De Morgan'sche Gesetze

$$\neg (A \cdot B) = \neg A + \neg B$$
$$\neg (A + B) = \neg A \cdot \neg B$$

2 Beweise

$$\neg 1 = 0$$

$$\neg 1 = \neg 1 + 0$$
 (Neutrales Element 0)
$$= \neg 1 + \neg \neg 0$$
 (Idempotenz)
$$= \neg (1 \cdot \neg 0)$$
 (De Morgan)
$$= \neg \neg 0$$
 (Neutrales Element 1)
$$= 0$$
 (Idempotenz)

Keine 3-elementige Boolesche Algebra

Angenommen, es existiert eine 3-elementrige Boolesche Algebra $M=\{1,0,a\}$. Für $\neg a$ gibt es 3 jeweils widersprüchliche Möglichkeiten:


Funktionale Vollständigkeit von $\{\rightarrow, \oplus\}$

Es ist zu zeigen, dass die Menge $\{\to, \oplus\}$ funktional vollständig ist, gegeben dass $\{+, \neg\}$ funktional vollständig ist.

Da jede Funktion mit + und ¬ darstellbar ist, genügt es zu zeigen, dass sowohl + als auch ¬ mit → und \oplus ausgedrückt werden können:

$$\begin{aligned} \neg x &= 1 \oplus x \\ &= (x \to x) \oplus x \\ x + y &= \neg x \to y \\ &= ((x \to x) \oplus x) \to y \end{aligned}$$

Digitale Logikbausteine



Multiplexer (Mux)

Ein Multiplexer (Mux) wählt eines von vielen Eingangssignalen aus und leitet dieses auf einen einzelnen Ausgang. Er fungiert als mehrere-zu-eins-Schalter.

 $n \operatorname{Daten} + \log_2(n) \operatorname{Steuerung}$

- Auswahl eines Datenkanals aus mehreren Ouellen.
- Routing eines Signals basierend auf einer Steueradresse.

Demultiplexer (Demux)

Ein Demultiplexer (Demux) nimmt ein einzelnes Eingangssignal und leitet es auf eines von vielen Ausgangssignalen. Er funktioniert als eins-zu-mehrere-Schalter.

 $\log_2(n)$ Steuerung + n Ausgänge

- \bullet Verteilung eines Datenkanals auf mehrere Ausgänge.
- Erzeugung mehrerer Steuersignale aus einem einzigen Eingang.

Decoder

Ein Decoder hat n binäre Eingangsleitungen und 2^n Ausgangsleitungen. Für jede Eingangskombination wird genau einer der Ausgänge aktiviert. n Eingänge $\rightarrow 2^n$ Ausgänge

- Jede Eingangskombination aktiviert genau einen Ausgang.
- Einsatz z.B. in digitalen Anzeigesystemen, um eine binäre Zahl in eine spezifische Anzeige zu übersetzen.

Encoder

Ein Encoder hat 2^n Eingangsleitungen, von denen jeweils nur eine aktiv sein darf, und wandelt diese in eine n-Bit binäre Zahl um.

 2^n Eingänge $\to n$ Ausgänge

- Wandelt den aktiven Eingang in eine binäre Darstellung um.
- Oft in Tastaturen genutzt, um die gedrückte Taste in einen Binärcode umzuwandeln.

Schaltfunktionen

2-De-Mux (1-to-4-Demultiplexer)

$$\begin{split} z_0(x,y_0,y_1) &= x(\neg y_0 \neg y_1) \\ z_1(x,y_0,y_1) &= x(\neg y_0 y_1) \\ z_2(x,y_0,y_1) &= x(y_0 \neg y_1) \\ z_3(x,y_0,y_1) &= x(y_0 y_1) \end{split}$$

Darstellung von Funktionen mittels Multiplexer

Eine Funktion $f:B^n\to B$ kann durch einen (n-1)-Multiplexer dargestellt werden, indem die ersten (n-1) Variablen als Steuersignale und die n-te Variable als Eingangssignal verwendet werden. Abhängig von den Steuersignalen wird der Mux-Ausgang entweder $x_n, \neg x_n, 0$ oder 1 sein.

Beispiel für $B^3 \to B$ mit einem 2-Multiplexer:

$x_0 x_1 x_2 \mid z \mid$	
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	
0 0 1 0 7	
0 1 0 0	
$0 1 1 1 \rightarrow x_1$	2
1 0 0 1	
$1 0 1 \mid 1 \mid \overrightarrow{} 1$	
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	•
1 1 1 0 7	-2

Basisumwandlung

$$(132)_{10} \rightarrow (204)_8$$


$$132 \div 8 = 16 \text{ Rest } 4$$

 $16 \div 8 = 2 \text{ Rest } 0$
 $2 \div 8 = 0 \text{ Rest } 2$

3 Beispielaufgaben

3.1 Volladdierer mit 3:8 Decoder

A	B	C_{in}	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



3.2 Quine McCluskey Verfahren

$$f(a, b, c, d) = \sum m(0, 1, 2, 5, 6, 7, 8, 9, 10, 14)$$

	Column I	Column	II	Column III	
group 0	0 0000 🗸	0, 1	000- ✓	0, 1, 8, 9	-00-
ſ	1 0001 🗸	0, 2	00-0 ✓	0, 2, 8, 10	-0-0
group 1	2 0010 🗸	0, 8	-000 ✓	0, 8, 1, 9	-00
l	8 1000 🗸	1, 5	0-01	0, 8, 2, 10	-0-(
ſ	5 0101 🗸	1, 9	-001 ✓	2, 6, 10, 14	10
	6 0110 🗸	2, 6	0-10 🗸	2, 10, 6, 14	1(
group 2	9 1001 🗸	2, 10	-010 ✓		
Į	10 1010 🗸	8, 9	100- 🗸		
ſ	7 0111 🗸	8, 10	10–0 ✓		
group 3	14 1110 🗸	5, 7	01-1		
	14 1110	6, 7	011-		
		6, 14	-110 ✓		
		10, 14	1–10 ✓		

Nicht weiter verwendete Minterme:

$$f = \overline{ac}d + \overline{a}b\overline{d} + \overline{a}bc + \overline{b}\overline{c} + \overline{b}\overline{d} + c\overline{d}$$

Term	0	1	2	5	6	7	8	9	10	14
$\overline{ac}d$		1		1						
$\overline{a}bd$				1		1				
$\overline{a}bc$					1	1				
$\overline{b}\overline{c}$	1	1					1	1		
\overline{bd}	1		1				1		1	
$-c\overline{d}$			1		1			1	1	1


Minimale Darstellung:

$$f = \overline{a}bd + \overline{b}\overline{c} + c\overline{d}$$


3.3 OBDD

0.0	0.		•
x	У	z	f(x, y, z)
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

 $\overline{\text{OBDD mit } x > z > y}$



Optimiertes OBDD mit z > y > x



3.4 Unabhängige Fehlerdiagnose

$$f(x_0, x_1, x_2) = x_0(x_1 + \overline{x_2})$$

Wertetabelle:

x_0	x_1	x_2	$f(x_0, x_1, x_2)$
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Testpaare:

- x_0 : {(000), (100)}, {(010), (110)}, {(011),
- x_1 : {(101), (111)}
- x_2 : {(100), (101)}

Minimale Testmengen:

- {(000), (100), (101), (111)}
- {(011), (100), (101), (111)}

3.5 Eliminieren von Schaltungshazards

Anwenden von Satz von Eichelberger. Alle Primimplikanten in DNF führt zu Hazard-freiem Verhalten.

3.6 Schaltungsabhängige Fehlerdiagnose

$$f(x_0, x_1) = x_0 \oplus x_1$$

Annahme: $f_{x_0} = x_0$ Stuck zero $f_{x_1} = x_1$ Stuck zero

-x ₀	x_1	f	f_{x_0}	f_{x_1}
0	0	0	0	0
0	1	1	1	0
1	0	1	0	1
1	1	0	1	1


x_0	x_1	f	$f \oplus f_{x_0}$	$f \oplus f_{x_1}$
0	0	0	0	0
0	1	1	0	1
1	0	1	1	0
1	1	0	1	1

Minimale Testmenge:

• {(1,1)}

Alle Fehler sind feststellbar.


4 Delays



- Synchronisiertes Delay durch zentrale Uhr
- $\bullet~$ Taktimpulse steuern Rückkopplungs-Delay
- Sperrschaltung zwischen Vor- und Hauptspeicher
- Arbeitsphase: Ausgabe des Hauptspeichers (S)
- Setzphase: Übertrag von Vor- (V) zu Hauptspeicher (S)
- Kurzzeitiges Öffnen der Sperre während Setzphase

4.1 Flipflops


4.1.1 SR-Flipflop



- Zwei Eingänge: Set (S), Reset (R)
- Flanken- oder pegelgesteuert konfigurierbar
- Flankensteuerung: Zusätzliche Logik (z.B. Taktflankendetektor)
- Vermeiden von gleichzeitigem S=R=1
- Master-Slave für definierte Ausgabe bei Flanke
- \rightarrow Anlegen eines **Taktsignals** erlaubt bessere Kontrolle.

S	R	$Q(t_0)$	$Q(t_1)$	
0	0	0	0	
0	0	1	1	
0	1	0	0	
0	1	1	0	
1	0	0	1	
1	0	1	1	
1	1	verboten		


4.1.2 D-Flipflop



- Ein Daten-Eingang (D), ein Takt-Eingang (Clock)
- Flankengetriggert: Übernahme von D bei Taktflanke
- Keine verbotenen Zustände
- Speichert einzelnes Bit
- Auch in Master Slave Schaltung möglich (Edge-Triggered)

D	G	$Q(t_0)$	$Q(t_1)$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

4.1.3 JK-Fliflop




- Zwei Eingänge: J (Set), K (Reset)
- Flankengetriggert: Toggeln bei J=K=1
- Interne Rückkopplung verhindert undefinierte Zustände
- Master-Slave-Variante für sequenzielle Logik

- Geeignet für Zähler und Register
- Setzen nur möglich wenn Q=0, Reset nur möglich wenn Q=1

J	K	S	R	$Q(t_0)$	$Q(t_1)$
0	0	0	0	0	0
0	0	0	0	1	1
0	1	0	0	0	0
0	1	0	1	1	0
1	0	1	0	0	1
1	0	0	0	1	1
1	1	1	0	0	1
1	1	0	1	1	0

4.2 MUX-Delay



- MUX Delay: Zeitverzögerung beim Durchschalten der Daten.
- MUX Konfiguration f
 ür einfache Flanke: Takt direkt an Steuereingang.
- MUX Konfiguration f
 ür doppelte Flanke: Takt und invertierter Takt auf Steuereingänge zweier MUXe, die abwechselnd aktiviert werden

5 Schaltwerke

Einer- und Zweierkomplement Einerkomplement:


- Invertierung jedes Bits (0 wird zu 1, 1 wird
- Beispiel: Einerkomplement von 0101 ist 1010.
- Zwei Darstellungen für Null (0000 und 1111).
- "Overflow" wird an der niedrigsten Stelle addiert.

$$\begin{array}{ll} Beispiel: & -63_{(10)} - 27_{(10)} \\ -63_{(10)} \rightarrow -(0011\ 1111)_{(2)} \rightarrow 1100\ 0000_{(2)} \\ -27_{(10)} \rightarrow -(0001\ 1011)_{(2)} \rightarrow 1110\ 0100_{(2)} \\ & 1100\ 0000_{(2)} \\ +1110\ 0100_{(2)} \\ \hline & 11010\ 0100_{(2)} \rightarrow 1010\ 0101_{(2)} \\ \hline & 1010\ 0101_{(2)} \rightarrow -(0101\ 1010)_{(2)} \rightarrow -90_{(10)} \end{array}$$


Zweierkomplement:

- Addition von 1 zum Einerkomplement.
- Eine Darstellung für Null, vereinfacht binäre Subtraktion.
- ! Aufpassen beim zurückwandeln, auch hier wieder +1


3-Bit Addier-/Subtrahierwerk



4-Bit Paralleladdierwerk




4-Bit Serienaddierwerk



Ein n-Bit Serienaddierer benötigt n+1 Schritte. Schritt für das Laden der Register und dann n Addierschritte.

Linear rückgekoppeltes Schieberegister

Das LRSR $(4, 1 + X + X^4)$ hat folgende Schaltung



Keystream kann durch "rückwärts Einfädeln" überprüft werden.

Gleitkommadarstellung

$$z = \pm m \cdot b^{\pm e}$$

m: Mantisse; b: Basis; e: Exponent

Nachkommastellen umrechnen

$$\begin{array}{l} 0.703125_{(10)}\times2=1.40625_{(10)}\\ 0.40625_{(10)}\times2=0.8125_{(10)}\\ 0.8125_{(10)}\times2=1.625_{(10)}\\ 0.625_{(10)}\times2=1.25_{(10)}\\ 0.25_{(10)}\times2=0.5_{(10)}\\ 0.5_{(10)}\times2=1.0_{(10)}\\ 0.703125_{(10)}\rightarrow0.1011010_{(2)} \end{array}$$

Normalisierung

Definition 1

$$\frac{1}{b} \leq |m| < 1$$

Definition IEEE 754: Eine Gleitkommazahl $\pm m$. $2^{\pm e}$ heisst normalisiert, falls $1 \le m < 2$ Form: $(-1)^V \cdot 1.M \cdot 2^{E-\text{Basis}}$ wo (Basis = 127; E = 1.0) e + Basis

 $1 \ \mathrm{Bit} \ \mathrm{V} + 8 \ \mathrm{Bit} \ \mathrm{E} + 23 \ \mathrm{Bit} \ \mathrm{M}$

E	M	Bedeutung
= 255	$\neq 0$	NAN / ungültig
= 255	=0	$\pm\infty$
0 < E < 255		$(-1)^V \cdot (1.M) \cdot 2^{E-127}$
= 0	$\neq 0$	$(-1)^V \cdot (0.M) \cdot 2^{-126}$
= 0	= 0	±0

ASCII 7


P000 0000


- P = 0: Anzahl von "1"-Bits ist gerade
- P = 1: Anzahl von "1"-Bits ist ungerade

Base 10	Range
0 - 31	Control characters
32	Space
33 - 47	! " # \$ % & '() * + , /
48 - 57	0 1 2 3 4 5 6 7 8 9
58 - 64	: ; < = > ? @
65 - 90	A - Z
91 - 96	[\]
97 - 122	a - z
123 - 126	{ }~
127	DEL

Multiplikation

Carry-Save-Multilikation, gleich wie schriftliches





$\mathbf{9}$ Division

Wichtig: Zuerst checken dass $2^4 d > z_{[5-8]}$ ansonsten Overflow

Wichtig: Zweierkomplement bilden für -2^4d

Restoring Division

\overline{z}		0 1 1 1	0 1 0 1 =	117(10)
2^4d	0	1 0 1 0	=	10(10)
$-2^{4}d$	1	0 1 1 0		
$s^{(0)}$	0	0 1 1 1	0 1 0 1	
$2s^{(0)}$.	1	1 1 1 0	1 0 1	
$\frac{+(-2^4d)}{s^{(1)}}$	1	$0 \ 1 \ 1 \ 0$		
$s^{(1)}$	0	0 1 0 0	1 0 1	$q_3 = 1$
$2s^{(1)}$	0	$1 \ 0 \ 0 \ 1$	0 1	
$\frac{+(-2^4d)}{s^{(2)}}$	1	$0 \ 1 \ 1 \ 0$		
	1	1 1 1 1	0 1	$q_2 = 0$
$s^{(2)} = 2s^{(1)}$	0	$1 \ 0 \ 0 \ 1$	0 1	
$2s^{(2)}$	1	$0 \ 0 \ 1 \ 0$	1	
$\frac{+(-2^4d)}{s^{(3)}}$	1	$0 \ 1 \ 1 \ 0$		
$s^{(3)}$	0	1 0 0 0	1	$q_1 = 1$
$2s^{(3)}$	1	$0 \ 0 \ 0 \ 1$		
$ \begin{array}{c} s^{(6)} \\ 2s^{(3)} \\ +(-2^4 d) \\ \hline s^{(4)} \end{array} $	1	0 1 1 0		
$s^{(4)}$	0	0 1 1 1		$q_0 = 1$
s			$0\ 1\ 1\ 1\ =$	$7_{(10)}$
q			1 0 1 1 =	11(10)

Non-restoring Division

	0		
z		0 1 1 0	$1 \ 0 \ 0 \ 1 = 100_{(10)}$
2^4d	0	1 0 0 1	$= 9_{(10)}$
$-2^{4}d$	1	$0\ 1\ 1\ 1$	(-)
$s^{(0)}$	0	0 1 1 0	0 1 0 0
$2s^{(0)}$	0	1 1 0 0	1 0 0
$\frac{+(-2^4d)}{s^{(1)}}$	1	$0\ 1\ 1\ 1$	
$s^{(1)}$	0	0 0 1 1	$0 \ 0 \qquad q_3 = 1$
$2s^{(1)}$	0	0 1 1 1	0 0
$\frac{+(-2^4d)}{s^{(2)}}$	1	$0\ 1\ 1\ 1$	
$s^{(2)}$	1	1 1 1 0	$0 \ 0 \qquad q_2 = 0$
$2s^{(2)}$	1	1 1 0 0	0
$+2^{4}d$	0	1 0 0 1	
s ⁽³⁾	0	0 1 0 1	$0 q_1 = 1$
$2s^{(3)}$	0	1 0 1 0	
$\frac{+(-2^4d)}{s^{(4)}}$	1	$0\ 1\ 1\ 1$	
$s^{(4)}$	0	0 0 0 1	$q_0 = 1$
s			$0 \ 0 \ 0 \ 1 = 1_{(10)}$
q			$1 \ 0 \ 1 \ 1 = 11_{(10)}$

Model checking

Erreichbarkeitsanalyse

Gegeben seien die Inputmenge $I = \{0, 1\}$, die Zustandsmenge $Q=\{0,1\}^4$ und die Übergangsfunktion $d:I\times Q\to Q$ mit

$$d(0;q_1,q_2,q_3,q_4) = \begin{cases} (q_1q_2q_3q_4)_2 + (100)_2 & \text{if } < 16 \\ (0,0,0,0) & \text{else} \end{cases}$$

$$d(1;q_1,q_2,q_3,q_4) = \begin{cases} (q_1q_2q_3q_4)_2 + (101)_2 & \text{if } < 16 \\ (0,0,0,0) & \text{else} \end{cases}$$

Start: =
$$(0, 1, 0, 0)$$

 $S_0 = \{(0, 1, 0, 0)\}$

$$d(0;0,1,0,0) = (1,0,0,0)$$

$$d(1;0,1,0,0) = (1,0,0,1)$$

$$S_1 = S_0 \cup \{(1,0,0,0),(1,0,0,1)\}$$

$$d(0; 1, 0, 0, 0) = (1, 1, 0, 0)$$
$$d(0; 1, 0, 0, 1) = (1, 1, 0, 1)$$

$$d(1; 1, 0, 0, 0) = (1, 1, 0, 1)$$

$$d(1; 1, 0, 0, 1) = (1, 1, 1, 0)$$

$$S_2 = S_1 \cup \{(1, 1, 0, 0), (1, 1, 0, 1), (1, 1, 1, 0)\}$$

 $S_{n+1} = S_n \rightarrow \mathbf{terminieren}$

$$\begin{split} S &= \{(0,0,0,0), (0,1,0,0), (1,0,1,0), (1,0,0,0),\\ &\quad (1,0,0,1), (1,0,1,0), (1,1,0,0), (1,1,0,1),\\ &\quad (1,1,1,0), (1,1,1,1)\}\\ &\quad (1,0,1,1) \not\in S \end{split}$$

11 CTL

- $EX\phi$: es gibt einen Pfad, auf dem als nächstes ϕ wahr ist
- $AX\phi$: auf jedem Pfad ist als nächstes ϕ wahr
- $EF\phi\colon$ es gibt einen Pfad auf dem irgendwann ϕ wahr ist
- $AF\phi\colon$ auf allen Pfaden ist ϕ irgendwann wahr $EG\phi$: es gibt einen Pfad, auf dem ϕ immer
- wahr ist $AG\phi\colon$ auf allen Pfaden ist ϕ immer wahr
- $\phi E U \psi$: es gibt einen Pfad, auf dem ϕ wahr bleibt, bis ψ wahr wird
- $\phi AU\psi$: auf allen Pfaden bleibt ϕ wahr, bis ψ wahr wird

Bedeutung
Wahr (True)
Falsch (False)
Negation (Not)
Konjunktion (And)
Disjunktion (Or)
Implikation
Äquivalenz (If and only if)
Eine atomare Proposition
Labeling-Funktion
Anfangszustände (Initial states)
Ein Pfad
Die i-te Stelle in einem Pfad
Potenzmenge d. atom. Propositionen
Knoten (States)
Kanten (Transitions)

- $\bullet\,$ Auf jedem Pfad ist es immer möglich, dass pirgendwann wahr wird:
 - \rightarrow AG EF p
- p ist möglich:
 - \rightarrow EF p
- p und q sind nie gleichzeitig wahr:
 - $\rightarrow \text{AG}\neg(p \land q) \text{ oder } \neg \text{EF}(p \land q)$
- Auf jedem Pfad ist p unendlich oft wahr:
 - \rightarrow AG AF p
- p und immer falls p dann direkt danach p, impliziert p gilt immer (Induktion):
 - $\rightarrow p \land AG(p \rightarrow AXp) \rightarrow AGp$
- Auf jedem Pfad sind p und q abwechselnd wahr, wobei jeweils nur eine der beiden Propositionen wahr ist:
 - $\begin{array}{c} \rightarrow & (p \land \neg q) \lor (\neg p \land q) \land \mathrm{AG}((p \to \mathrm{AX}(\neg p \land q))) \land (q \to \mathrm{AX}(p \land \neg q))) \end{array}$
- Sei p= 'Es regnet'. Es regnet und es wird weiterregnen, bis es aufgehört hat, zu regnen:
 - $\rightarrow p \land (p \text{ AU } \neg p)$

Algorithmus

Reduktionen

- $AX\varphi \Leftrightarrow \neg EX\neg \varphi$
 - Wenn $AX\varphi$ wahr ist, dann gibt es keinen Pfad, auf dem als nächstes $\neg \varphi$ wahr ist.
- $\bullet \quad AG\varphi \Leftrightarrow \neg EF \neg \varphi$
 - Wenn $AG\varphi$ wahr ist, dann gibt es keinen Pfad, auf dem irgendwann $\neg \varphi$ wahr ist.
- $\bullet \ \ EF\varphi \Leftrightarrow TEU\varphi$
 - Wenn $EF\varphi$ wahr ist, dann ist von einem wahren Zustand aus φ irgendwann erreichbar.
- $\bullet \quad EG\varphi \Leftrightarrow \neg AF \neg \varphi$
 - Wenn $EG\varphi$ wahr ist, dann ist φ immer wahr auf einem Pfad, auf dem $\neg \varphi$ nicht irgendwann wahr wird.
- $\varphi AU\psi \Leftrightarrow \neg((\neg\psi)EU(\neg(\varphi \lor \psi))) \land AF\psi$
 - Wenn $\varphi AU\psi$ wahr ist, dann gibt es keinen Pfad, auf dem $\neg \psi$ bleibt, bis $\neg (\varphi \lor \psi)$ wahr wird, und irgendwann wird ψ wahr.

Hierbei ist T definiert als $T := p_0 \vee \neg p_0$, was immer wahr ist

Der Algorithmus behandelt:


$$\neg, \land, \mathrm{EX}, \mathrm{EU}, \mathrm{AF}$$

Es gilt:


$$\begin{split} \mathbf{A}\mathbf{X}\Phi &\equiv \neg \mathbf{E}\mathbf{X} \neg \Phi \\ \mathbf{A}\mathbf{G}\Phi &\equiv \neg \mathbf{E}\mathbf{F} \neg \Phi \\ \mathbf{E}\mathbf{F}\Phi &\equiv \top \mathbf{E}\mathbf{U}\Phi \\ \mathbf{E}\mathbf{G}\Phi &\equiv \neg \mathbf{A}\mathbf{F} \neg \Phi \\ \Phi \mathbf{A}\mathbf{U}\Psi &\equiv \neg (\neg \Psi \mathbf{E}\mathbf{U} \neg (\Phi \vee \Psi)) \wedge \mathbf{A}\mathbf{F}\Psi \\ \Phi \rightarrow \Psi &\equiv \neg \Phi \vee \Psi \\ \Phi \vee \Psi &\equiv \neg (\neg \Phi \wedge \neg \Psi) \end{split}$$

12 ALU


Most-significant-Bit



Every other Bit



Komplettes ALU (bemerke $\neg B$ als c_{in} im least-significant-bit für 2-er Komplement)



$$slt(a,b) := \begin{cases} 0 & \text{sonst} \\ 1 & \text{wenn } a < b \end{cases}$$