

UNIVERSITÄT BERN

GTI - Grundlagen der Technischen Informatik

4. Schaltnetze

Thomas Studer
Institut für Informatik
Universität Bern

Inhalt


- > Entwurf von Schaltnetzen
- > Multiplexer und verwandte Bausteine
- > Addiernetze

Grundbausteine zur Realisierung von **Booleschen Funktionen**

IEEE-Unser **Funktion Symbol** Symbol Negation (Komplement-Gatter)




Addition (Oder-Gatter)







Multiplikation (Und-Gatter)







NAND und **NOR**







XOR






XOR





XOR




Entwurf von Schaltnetzen

> Bottom-Up


- Sukzessives Zusammensetzen komplexer Schaltungen aus elementaren Bausteinen (z.B. Grundbausteine wie NAND- oder NOR-Gatter)
- Integration:
 Zusammenfassen von Grundbausteinen

> Top-Down


 Zerlegen der Gesamtaufgabe in wohl definierte Teilaufgaben mit mehrfacher Verfeinerung



2-MUX (Prinzip)





Allgemeiner MUX-Aufbau





Anwendungsbeispiele


- > Serialisierung
- > Zeitmultiplexen








































Bottom-Up 2-Multiplexer-Realisierung




> hoher Fan-In: ODER-Gatter: 2d, UND-Gatter: d + 1

Top-Down 2-Multiplexer-Realisierung




> höhere Anzahl Stufen!


Top-Down-Multiplexer-Entwurf



Multiplexer für Boolesche Funktionen I

x_0	X ₁	X ₂	Z
0 0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0






Multiplexer für Boolesche Funktionen II

x_0	X ₁	x ₂	Z
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

x_0	X ₁	Z
0	0	0
0	1	X ₂
1	0	1
1	1	$\neg x_2$





Demultiplexer


- > d-MUX
 - 2^d Daten-Inputs x₀, x₁, ..., x_{2d-1}
 - -d Steuersignale y₀, ..., y₀-1
 - 1 Output z mit


$$z = \sum_{i=0}^{2^{d}-1} x_i \cdot m_i(y_0, y_1, ..., y_{d-1})$$


- > d-DeMUX
 - 1 Daten-Input x
 - -d Steuersignale y₀, ..., y₀-1
 - -2^{d} Outputs $z_0, z_1, ..., z_{2^{d-1}}$ mit $z_i = x \cdot m_i(y_0, y_1, ..., y_{d-1})$
 - Steuersignale legen fest, auf welchem Output das Input-Signal gelegt wird.













Allgemeiner Aufbau eines DeMUX




2-DeMUX Realisierung (Top-Down)



Anwendungsbeispiele


- > De-Serialisierung
- > Zeit-Demultiplexer




Decoder / Encoder

- > Decoder
 - Demultiplexer-Variante
 - Realisierung wie Demultiplexer, aber x = 1
 - x als Aktivierungssignal (Ein- / Ausschalter)
 - genau ein Output auf 1
- > Encoder
 - Umkehrfunktion des Decoders


2 x 4 Decoder




2 x 4 Decoder




2 x 4 Decoder





2 x 4 Decoder





2 x 4 Decoder
























Realisierung Boolescher Funktionen

Beispiel:

$$f(x_1, x_2, x_3, x_4) = \overline{x}_1 \overline{x}_2 \overline{x}_3 \overline{x}_4 + \overline{x}_1 x_2 \overline{x}_3 x_4 + x_1 x_2 x_3 x_4 + x_1 \overline{x}_2 x_3 \overline{x}_4 :$$

1. mittels MUX: siehe oben

Realisierung Boolescher Funktionen (2)




Realisierung Boolescher Funktionen (3)

3. mittels Kombination von Decoder und MUX:

Es gibt 4 Input-Kombinationen, für welche f = 1 gilt:

$$x_1x_2 = 00$$
 und $x_3x_4 = 00$, $x_1x_2 = 01$ und $x_3x_4 = 01$, $x_1x_2 = 11$ und $x_3x_4 = 11$, $x_1x_2 = 10$ und $x_3x_4 = 10$.




Addiernetze

- > Addition von zwei 16-stelligen Binärzahlen
- > Möglichkeit zur Realisierung
 - Schaltnetz für Schaltfunktion A: B³² → B¹⁷
 - 17 Boolesche Funktionen mit 2³² möglichen Inputwerten
 - 50% Wahrscheinlichkeit für Wert 1 einer Booleschen Funktion: 17 •
 2³¹ einschlägige Minterme
- > Anderer Ansatz: Top-Down

Schriftliche Addition

Binär-Addition




- Top-Down: Schaltung, welche das Resultat an einer Stelle ausrechnet.
- > Wie bei schriftlicher Addition
 - 1. Letzte Stelle ausrechnen
 - 2. Zweitletzte Stelle ausrechnen
 - 3. ...
- Letzte Stelle: Halbaddierer
- Beliebige Stelle: Volladdierer


Dual-Addition


- > Letzte Stelle
 - Eingabe
 - 2 Dual-Ziffern
 - Ausgabe
 - Ergebnis R = x ⊕ y
 - Übertrag U = x y
- > Beliebige andere Stelle
- Eingabe
 - 2 Dual-Ziffern und Übertrag
- Ausgabe
 - Ergebnis $R = (x \oplus y) \oplus u$
 - Übertrag $U = x \cdot y + x \cdot u + y \cdot u$ = $x \cdot y + (x \oplus y) \cdot u$


X	У	R	J
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

u	Х	У	R	U
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	~	0	1
1	1	0	0	1
1	1	1	1	1










Volladdierer



>
$$U_1 = x \cdot y$$

 $R_1 = x \oplus y = x \Leftrightarrow y$

>
$$U_2 = (x \oplus y) \cdot u$$


 $R_2 = (x \oplus y) \oplus u$

>
$$U = U_1 + U_2$$

 $R = R_2$

Ripple Carry Adder

Binär-Addition




- > Schriftliche Addition:
 - 1. Letzte Stelle ausrechnen
 - 2. Zweitletzte Stelle ausrechnen
 - 3. ...


- > Der Übertrag rieselt durch die Berechnung.
 - → Einfach, aber langsam.

Addiernetz für zwei 4-stellige Dualzahlen


asynchrones (Parallel-) Addiernetz, Ripple-Carry-Adder.




n-stelliges Addiernetz




Carry-Bypass Addiernetz



Carry-Bypass-Addiernetz



Carry-Select Addiernetz




Carry-Save Addiernetz (CSA)


- > Addition von mehreren Summanden (im Beispiel: 4)
- Carry-Save Addiernetz zur Addition von 3 Summanden
 - 1. Stufe: Addition von 3 Summanden
 - Summe1, Übertrag1
 - -2. Stufe: Addition des 4. Summanden, Summe1, Übertrag1
 - Summe2, Übertrag2
 - -3. Stufe: Addition von Summe2 und Übertrag2

X	0101	Summe1	0010		
Y	0011	Übertrag1	1010	Summe2	1001
Z	0100	W	0001	<u>Übertrag2</u>	0100
Summe1	0010	Summe2	1001	Summe	1101
Übertrag1	10 <mark>1</mark> 0	Übertrag2	0100		

Carry-Save-Addiernetz




Prinzip der Carry-Save-Addition (CSA)



Wallace Tree

- > Allgemein:
 - m-2 CSA zur Addition von m Summanden
 - Beispiel: m=8
 - parallele Berechnungen
 - Tiefe: O(log(m))
 - Logarithmus zur Basis 3/2



Ziele

Sie können sowohl mit dem top-down als auch dem bottom-up Ansatz Boolesche Schaltungen entwerfen.


Sie kennen den Aufbau, Funktionsweise und Anwendungen (inkl. Decoder, Encoder) eines (De-)Multiplexers. Insbesondere können Sie beliebige Boolesche Funktionen mit einem Multiplexer realisieren.

Sie können Aufbau und Funktionsweise eines (Halb-)Addierers erklären.


Sie können Aufbau und Funktionsweise verschiedener Addiernetze (ripple carry, carry bypass, carry select) erklären und diese miteinander vergleichen.

Sie können Aufbau und Funktionsweise eines carry save adders erklären (inklusive Wallace Tree).

Fragen?



Zum Schluss



https://xkcd.com/2497