

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
28 Gennaio 2015

Esercizio 1


Dispositivi e segnali presenti nel sistema

RAM	mappata da FFF00000h:FFFFFFFFh, 4 banchi da 512 KB
EPROM	mappata da 00000000h:000FFFFFFh, 4 banchi da 256 KB
CS_INPUT_PORT	mappato a 80000000h (lettura da INPUT_PORT)
CS_READ_DATA	mappato a 80000001h (lettura somma modulo 256)
CS_READ_INT	mappato a 80000002h (lettura interrupt somma modulo 256)


Segnali di decodifica memorie, segnali e dispositivi di I/O

CS_RAM_0	= BA31 · BA30 · BE0
CS_RAM_1	= BA31 · BA30 · BE1
CS_RAM_2	= BA31 · BA30 · BE2
CS_RAM_3	= BA31 · BA30 · BE3
CS_INPUT_PORT	= BA31 · BA30* · BE0
CS_READ_DATA	= BA31 · BA30* · BE1 · MEMRD
CS_READ_INT	= BA31 · BA30* · BE2 · MEMRD
CS_EPROM_0	= BA31* · BE0
CS_EPROM_1	= BA31* · BE1
CS_EPROM_2	= BA31* · BE2
CS_EPROM_3	= BA31* · BE3


Nel sistema è presente una periferica a 8 bit in grado di leggere dati da una unità esterna mediante il protocollo di handshake.



Il DLX riceve sul proprio pin di interrupt mascherabile il segnale **INT** generato dalla rete seguente. L'interrupt *handler*, determinando se è asserita una richiesta di interrupt **INT_DIV_64** darà la priorità a questo trasferimento (i.e., lettura della somma modulo 256).




La rete seguente conta (modulo 8) i trasferimenti (letture) eseguiti dalla CPU nel dispositivo INPUT_PORT.




`ENABLE_UPDATE = CS_INPUT_PORT · IBF`


Rete logica che identifica se gli 8 bit al suo ingresso sono divisibili per 64 (escludendo, come indicato nel testo, 00000000h).



La rete logica che esegue la somma modulo 256 di tutti i caratteri letti da INPUT_PORT. La rete seguente consente di leggere la somma modulo 256.




La rete seguente, durante la lettura dell'ottavo carattere da INPUT_PORT e se la somma modulo 256 è divisibile per 64, pone a 1 la richiesta di interrupt associata a questo evento (**INT_DIV_64**).
 La lettura della somma modulo 256 pone a 0 la richiesta di interrupt.



$$\text{SET_INTERRUPT} = \text{ENABLE_UPDATE} \cdot \text{LETTI_7_CARATTERI} \cdot \text{DIV_64}$$

Al fine di poter consentire la lettura da parte della CPU dello stato di **INT_DIV_64**, si mappa tale segnale a **CS_READ_INT** sul bus **BD[23..16]**.



Codice dell' interrupt handler:

```
LHI    R20,8000          ; prepara indirizzo 8000000h corrispondente
                          ; a CS_READ_INT
LBU    R21,2(R20)         ; legge un byte a CS_READ_INT (80000002h)
                          ; i 7 bit più significativi sono cablati a 0
BEQZ   R21,no_div_64      ; se R21==0 significa che NON è presente una
                          ; somma modulo 256 divisibile per 64 dopo 8 letture
                          ; PC + 4 + no_div_64 con no_div_64 pari a  $28_{10} = 1Ch$ 
                          ; altrimenti (R21==1) si gestisce l'evento (ottava
                          ; somma modulo 256 divisibile per 64) incrementando
                          ; il contatore in memoria


                          ; gestisce interrupt relativo a INT_DIV_64
LHI    R22,FFFF           ; prepara indirizzo contatore in memoria
LW     R21,FFF0(R22)       ; legge valore di conteggio in memoria a FFFFFFF0h
ADDI   R21,R21,1          ; incrementa il valore di conteggio R21 = R21 + 1
SW     R21,FFF0(R22)       ; aggiorna contatore R21 in memoria a FFFFFFF0h

LBU    R23,1(R20)         ; Legge il valore della somma modulo 256 divisibile per
                          ; 64 a CS_READ_DATA mappato a 80000001h e automaticamente
                          ; resetta la richiesta di interruzione (vedi schema)
SB     R23,FFF4(R22)       ; memorizza il valore della somma a FFFFFFF4h
RFE                                ; fine INT_DIV_64 e ritorno dall'interruzione


                          ; gestisce interrupt relativo a lettura da porta in
                          ; input mappata a CS_INPUT_PORT (indirizzo 80000002h)

no_div_64:
LBU    R23,0(R20)         ; legge il byte dalla porta in input a 80000000h in R23
RFE                                ; fine lettura da porta input ritorno dall'interruzione
                          ; INT_INPUT_PORT
```


Interfacciamento RAM



Interfacciamento EPROM



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.