

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
18 Giugno 2015

Esercizio 1

Dispositivi e segnali presenti nel sistema

RAM mappata da E0000000h:FFFFFFFFh, 4 banchi da 128 MB
EPROM mappata da 00000000h:1FFFFFFFFh, 4 banchi da 128 MB
CS_INPUT_PORT mappato a 40000000h (lettura da INPUT_PORT)

RAM_X (4 banchi da 128 MB) è mappata in due regioni distinte, in funzione del segnale A_CAV che sarà definito nelle pagine successive, come segue:

RAM_X mappata da 80000000h:9FFFFFFFFh, se A_CAV=0

RAM_X mappata da 70000000h:8FFFFFFFFh, se A_CAV=1

Segnali di decodifica memorie, segnali e dispositivi di I/O:

CS_RAM_0 = BA31 · BA30 · BE0

CS_RAM_1 = BA31 · BA30 · BE1

CS_RAM_2 = BA31 · BA30 · BE2

CS_RAM_3 = BA31 · BA30 · BE3

CS_INPUT_PORT = A_CAV · BA31* · BA30 · BA29* + A_CAV* · BA31* · BA30 oppure BA31* · BA30 · BA29*

CS_EPROM_0 = BA31* · BA30* · BE0

CS_EPROM_1 = BA31* · BA30* · BE1

CS_EPROM_2 = BA31* · BA30* · BE2

CS_EPROM_3 = BA31* · BA30* · BE3


CS_RAM_X_0 = A_CAV · (BA31* · BA30 · BA29 + BA31 · BA30*) · BE0 + A_CAV* · (BA31 · BA30*) · BE0

CS_RAM_X_1 = A_CAV · (BA31* · BA30 · BA29 + BA31 · BA30*) · BE1 + A_CAV* · (BA31 · BA30*) · BE1

CS_RAM_X_2 = A_CAV · (BA31* · BA30 · BA29 + BA31 · BA30*) · BE2 + A_CAV* · (BA31 · BA30*) · BE2

CS_RAM_X_3 = A_CAV · (BA31* · BA30 · BA29 + BA31 · BA30*) · BE3 + A_CAV* · (BA31 · BA30*) · BE3


Nel sistema è presente una periferica a 8 bit in grado di leggere dati da una unità esterna mediante il protocollo di handshake.




Il DLX riceve sul proprio pin di interrupt mascherabile il segnale INT_INPUT_PORT. L'interrupt *handler* associato si limiterà a leggere il valore scritto dall'unità esterna in INPUT_PORT.

INT_INPUT_PORT → INT (to DLX)

Rete logica che identifica se gli 8 bit al suo ingresso sono divisibili per 64 (si considera 00000000h non divisibile per 64).




La rete seguente conta (modulo 4) il numero di trasferimenti eseguiti dalla CPU nel dispositivo INPUT_PORT.



`ENABLE_COUNTER = CS_INPUT_PORT · IBF`

La rete seguente conta (modulo 4) il numero di trasferimenti eseguiti dalla CPU nel dispositivo INPUT_PORT durante i quali il dato letto era divisibile per 64.




ENABLE_COUNTER_COND = CS_INPUT_PORT · IBF · **DIV_64**

RESET_COUNTER = CS_INPUT_PORT · IBF · **LETTI_3_DATI**

Il segnale seguente, indica se sono stati letti almeno 3 caratteri divisibili per 64. Ovvero se i tre precedenti erano tutti divisibili per 64 oppure 2 dei tre precedenti erano divisibili per 64 e anche quello attuale è divisibile per 64.

LETTI_ALMENO_3_DIV_64 = CS_INPUT_PORT · IBF · (E1 · E0 + E1 · **DIV_64**)


La rete seguente genera il segnale **A_CAV** che codifica come deve essere mappata **RAM_X**.




Codice dell'interrupt handler:

```
LHI R20,4000          ; prepara indirizzo 4000000h
                        ; corrispondente a CS_INPUT_PORT
LBU R21,0(R20)         ; legge un byte a CS_INPUT_PORT
RFE                    ; ritorna dall'interrupt
```


Interfacciamento RAM



Interfacciamento EPROM



Interfacciamento RAM_X



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.