

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
15 Settembre 2015

Esercizio 1

Dispositivi e segnali presenti nel sistema

RAM_B	mappata da F8000000h:FFFFFFFFh, 4 banchi da 32 MB
RAM_A	mappata da F0000000h:F7FFFFFFh, 4 banchi da 32 MB
EPROM	mappata da 00000000h:0FFFFFFFh, 4 banchi da 64 MB
CS_READ_BUS_LOC	mappato a 40000000h (lettura da INPUT_PORT)
CS_INPUT_PORT	mappato a 40000010/1/2/3h (lettura da INPUT_PORT)
CS_READ_COUNTER	mappato a 40000020/1/2/3 (lettura counter a 32 bit)
CS_RESET_COUNTER	mappato a 40000030h (reset counter a 32 bit)

Segnali di decodifica memorie, segnali e dispositivi di I/O:


CS_RAM_B_0 = BA31 · BA27 · BE0
CS_RAM_B_1 = BA31 · BA27 · BE1
CS_RAM_B_2 = BA31 · BA27 · BE2
CS_RAM_B_3 = BA31 · BA27 · BE3

CS_RAM_A_0 = BA31 · BA27* · BE0
CS_RAM_A_1 = BA31 · BA27* · BE1
CS_RAM_A_2 = BA31 · BA27* · BE2
CS_RAM_A_3 = BA31 · BA27* · BE3

CS_EPROM_0 = BA31* · BA30* · BE0
CS_EPROM_1 = BA31* · BA30* · BE1
CS_EPROM_2 = BA31* · BA30* · BE2
CS_EPROM_3 = BA31* · BA30* · BE3

CS_READ_BUS_LOC = BA31* · BA30 · BA5* · BA4* · MEMRD ; letture a 8 bit a 40000000h
CS_INPUT_PORT = BA31* · BA30 · BA5* · BA4 ; letture a 8 bit a 40000010/1/2/3h
CS_READ_COUNTER = BA31* · BA30 · BA5 · BA4* · MEMRD ; letture a 32 bit a 40000020
CS_RESET_COUNTER = BA31* · BA30 · BA5 · BA4 ; letture a 8 (2) bit a 40000030h

Nel sistema è presente una periferica a 8 bit in grado di leggere dati da una unità esterna mediante il protocollo di handshake. Il DLX riceve sul proprio pin di interrupt mascherabile INT il segnale INT_INPUT. La periferica è mappata a indirizzi variabili e contigui. I segnali **OE_i** saranno definiti nelle pagine successive.




Rete logica che identifica se gli 8 bit al suo ingresso sono divisibili per 16:

$$\text{DIV_16} = (\text{NOT}(\text{D3} + \text{D2} + \text{D1} + \text{D0})) \text{ AND } (\text{D7} + \text{D6} + \text{D5} + \text{D4})$$



La rete seguente genera i segnali che collocano la periferica su bus diversi in funzione della ricezione dei caratteri ricevuti.



I segnali di controllo OE_3, OE_2, OE_1 e OE_0 per i quattro 244 che consentono di mappare INPUT_PORT a indirizzi contigui risultano:

$OE_3 = CS_INPUT_PORT \cdot MEMRD \cdot ON_BUS_3 \cdot BE3$


$OE_2 = CS_INPUT_PORT \cdot MEMRD \cdot ON_BUS_2 \cdot BE2$

$OE_1 = CS_INPUT_PORT \cdot MEMRD \cdot ON_BUS_1 \cdot BE1$

$OE_0 = CS_INPUT_PORT \cdot MEMRD \cdot ON_BUS_0 \cdot BE0$

L'interrupt handler potrà determinare su quale bus è mappata la periferica eseguendo una lettura a **CS_BUS_LOC**. I due bit meno significativi codificano il bus sul quale è mappata INPUT_PORT.

La rete seguente conta il numero di caratteri divisibili per 16. La rete può essere letta e resettata eseguendo delle letture agli appropriati indirizzi (risp. **CS_READ_COUNTER** e **CS_RESET_COUNTER**).



Codice dell'interrupt handler:

```
LHI R20,4000          ; prepara indirizzo 4000000h
LBU R25,0(R20)         ; determina, leggendo a 4000000h, dove è collocata la
                        ; periferica (ultimi due bit, gli altri casuali)
ANDI R25,R25,3         ; azzera tutti i bit tranne gli ultimi due
ADD R21,R20,R25        ; crea porzione dell'indirizzo di INPUT_PORT, ovvero
                        ; 4000000h + X, dove X = 0,1,2,3
LBU R21,10(R21)        ; legge un byte a CS_INPUT_PORT = 4000000h + 10h + X
RFE                    ; ritorna dall'interrupt
```


Codice reset counter:

```
LHI R26,4000          ; prepara indirizzo base 4000000h
LBU R27,30(R26)       ; legge un byte (dummy read) a 4000030h
```


Codice lettura contatore:

```
LHI R26,4000          ; prepara indirizzo base 4000000h
LW R21,20(R20)        ; legge 32 bit a 4000020h
```


Interfacciamento RAM_B



Interfacciamento RAM_A



Interfacciamento EPROM



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.