

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
13 Gennaio 2016

Esercizio 1

Dispositivi e segnali presenti nel sistema:

RAM_128	mappata da F8000000h:FFFFFFFFh, 4 banchi da 32 MB
EPROM_64	mappata da 10000000h:13FFFFFFh, 4 banchi da 16 MB
EPROM_256	mappata da 00000000h:0FFFFFFFh, 4 banchi da 64 MB
CS_INPUT_PORT	mappato a 80000000h (lettura da INPUT_PORT)
CS_READ_INT_STATUS	mappato a 80000001h (lettura stato interrupt INPUT_PORT e reset interruzione generata dal timer)


CS_RAM_128_0	= BA31 · BA30 · BE0
CS_RAM_128_1	= BA31 · BA30 · BE1
CS_RAM_128_2	= BA31 · BA30 · BE2
CS_RAM_128_3	= BA31 · BA30 · BE3

CS_EPROM_64_0	= BA31* · BA28 · BE0
CS_EPROM_64_1	= BA31* · BA28 · BE1
CS_EPROM_64_2	= BA31* · BA28 · BE2
CS_EPROM_64_3	= BA31* · BA28 · BE3

CS_EPROM_128_0	= BA31* · BA28* · BE0
CS_EPROM_128_1	= BA31* · BA28* · BE1
CS_EPROM_128_2	= BA31* · BA28* · BE2
CS_EPROM_128_3	= BA31* · BA28* · BE3


CS_INPUT_PORT	= BA31 · BA30* · IBF · BE0 ; letture a 8 bit da INPUT_PORT
CS_READ_INT_STATUS	= BA31 · BA30* · BE1 ; lettura stato int. INPUT_PORT

Nel sistema è necessario generare una richiesta di interruzione ogni 10 ms. Considerando che il clock di sistema ha una frequenza di 1 GHz (periodo di clock 1 ns), è necessario un contatore modulo $10 \cdot 10^6$, a 24 bit. Il segnale di TC, che codifica il raggiungimento della base di conteggio, deve poter essere memorizzato al fine di poter mantenere asserito l'interrupt **INT_10_ms**. Nel sistema questa è l'unica richiesta di interrupt inviate sul pin INT del DLX. Inoltre, **INT_10_ms** deve poter essere posto a zero mediante un opportuno comando software. Per questo, si sfrutta il segnale **CS_READ_INT_STATUS** asserito dall'*interrupt handler* durante l'operazione di lettura dello stato dell'interrupt associato a INPUT_PORT.




NOTA: in un caso come questo, per la sintesi del segnale INT_10_ms il MUX potrebbe essere sostituito da un OR (i.e., sul pin D il segnale TC OR Q). Alternativamente, in un caso come questo, si potrebbe anche utilizzare TC come clock del FFD ponendo sull'ingresso D la costante 1. In ogni caso, indipendentemente dalla soluzione adottata, deve essere possibile settare a 0 il segnale INT_10_ms mediante un opportuno comando software in grado di asserire il segnale A_RES.

Il timer della pagina precedente, che genera un impulso ogni 10 ms, può essere realizzato mediante un contatore a 24 bit, dotato di comandi di EN e RES (sincroni), e una rete di decodifica che intercetta il valore di conteggio 9999999 (in esadecimale, 98967Fh).




Nel sistema è presente una periferica a 8 bit in grado di leggere dati da una unità esterna mediante il protocollo di handshake. Il segnale denominato **INT_INPUT_PORT** opportunamente campionato, come sarà mostrato nelle pagine successive, al fine di evitare situazioni di metastabilità, dovrà poter essere letto dal DLX mediante un opportuno comando software. In particolare, all'interno dell'interrupt handler, sarà eseguita una lettura a 8 bit (dei quali, un solo bit significativo) all'indirizzo nel quale è stato mappato il segnale **CS_READ_INT_STATUS** al fine di poter determinare se il segnale di interrupt di INPUT_PORT è asserito.




Nel sistema è presente una periferica a 8 bit in grado di scrivere dati verso una unità esterna mediante il protocollo di *handshake*. Il segnale di interrupt, denominato **INT_OUTPUT_PORT** e opportunamente campionato, dovrà poter essere utilizzato durante la lettura da INPUT_PORT al fine di poter eseguire, nel caso sussistano le condizioni, il contemporaneo trasferimento del dato letto da INPUT_PORT verso OUTPUT_PORT. Pertanto, si invia al segnale WR di OUTPUT_PORT il segnale **MEMRD** e si invia al CS del medesimo dispositivo il segnale seguente:

CS_OUPUT_PORT = CS_INPUT_PORT · **TRANSFER_OUTPUT**

Il segnale **TRANSFER_OUTPUT**, codifica la possibilità di poter inviare il dato letto da INPUT_PORT contemporaneamente a OUTPUT_PORT, ed è mostrato nella pagina successiva.



I due FFD seguenti campionano, sul fronte di salita di MEMRD, lo stato dei due segnali di interrupt generati dalle periferiche riducendo il rischio di *metastabilità* durante la lettura dello stato di INPUT_PORT e l'eventuale trasferimento contemporaneo, se questo è possibile, in OUTPUT_PORT.




Codice dell'interrupt handler:

```
LHI R20,8000h           ; prepara indirizzo 80000000h
LBU R25,1(R20)          ; legge lo stato dell'interrupt di INPUT_PORT
                        ; questa istruzione pone a 0 anche la richiesta di
                        ; interrupt, inviata al DLX, generata dal TIMER
ANDI R25,R25,1          ; azzera tutti i bit letti tranne il primo per verificare
                        ; se è 1 (interrupt di INPUT_PORT asserito) oppure no
BEQZ R25,no_input_data  ; se l'interrupt (campionato) di INPUT_PORT non è
                        ; asserito (i.e., se R25=0) salta a no_input_data
                        ; altrimenti esegue l'istruzione LBU seguente
                        ; L'offset che sostituisce la label no_input_data è +4


                        ; se R25!=0, è presente una richiesta di interruzione
                        ; pertanto, si legge il dato disponibile in INPUT_PORT
LBU R21,0(R20)          ; legge un byte a CS_INPUT_PORT = 80000000h
                        ; se il segnale TRANSFER_OUTPUT=1 il dato letto da
                        ; INPUT_PORT sarà contemporaneamente inviato anche
                        ; all'esterno mediante OUTPUT_PORT

no_input_data:
RFE                     ; ritorna dall'interrupt
```


Interfacciamento RAM_128



Interfacciamento EPROM_256



Interfacciamento EPROM_64



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.