

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
27 Gennaio 2016

Esercizio 1

Dispositivi e segnali presenti nel sistema:

RAM_128	mappata da F8000000h:FFFFFFFFh, 4 banchi da 32 MB
EPROM_1GB	mappata da 00000000h:3FFFFFFFh, 4 banchi da 256 MB
CS_INPUT	mappato a 80000000h (lettura dalle 4 periferiche attive)
CS_READ_ATTIVO	mappato a 80000004h (lettura stato segnale ATTIVO_A)

CS_RAM_128_0	= BA31 · BA30 · BE0
CS_RAM_128_1	= BA31 · BA30 · BE1
CS_RAM_128_2	= BA31 · BA30 · BE2
CS_RAM_128_3	= BA31 · BA30 · BE3

CS_EPROM_1GB_0	= BA31* · BE0
CS_EPROM_1GB_1	= BA31* · BE1
CS_EPROM_1GB_2	= BA31* · BE2
CS_EPROM_1GB_3	= BA31* · BE3

CS_INPUT	= BA31 · BA30* · BA2* · BE0 · BE1 · BE2 · BE3	(Vedi nota*)
CS_READ_ATTIVO	= BA31 · BA30* · BA2 · MEMRD	

Nota*: Il segnale CS_INPUT inviato a ciascuna periferica sarà ulteriormente condizionato da un segnale che codifica quale dei due gruppi è attivo (**ATTIVO_A**). Inoltre, il segnale CS_INPUT è stato condizionato dai quattro segnali BE0, BE1, BE2, BE3 al fine di non abilitare le reti che dipendono da CS_INPUT in caso di accessi (letture) non a 32 bit. Con la stessa finalità si condizioneranno i segnali di CS di ciascuna periferica con i segnali IBF come mostrato nelle pagine successive. Si osserva tuttavia che queste precauzioni non eliminano completamente problemi causati da accessi inappropriati alle periferiche. Ad esempio, cosa si verifica se una istruzione accede alle periferiche attive leggendo un byte o una half-word oppure quando non sono asseriti tutti i segnali di interrupt delle periferiche attive?

Nel sistema sono presenti due gruppi di periferiche, denominati A e B, ciascuno composta da 4 periferiche che sono in grado di comunicare con dei dispositivi esterni mediante il protocollo di *handshake*. I 2 gruppi A e B sono alternativamente connessi al DLX.

Il segnale **ATTIVO_A**, ottenuto da una rete logica mostrata nella pagine successive, codificherà quale gruppo di periferiche è in un determinato istante connesso al DLX (gruppo A se **ATTIVO_A** è asserito, gruppo B in caso contrario).

Allorché tutte le periferiche attive in un determinato istante sono in grado di trasferire un dato, deve essere eseguita un'unica lettura a 32 bit dalle 4 periferiche mappate su 4 distinti bus del DLX.

Se, al termine del trasferimento contemporaneo dei quattro byte, la somma degli stessi risultasse pari debbono essere attivate le quattro periferiche dell'altro gruppo e così via.

Si osservi che non è necessario calcolare la somma dei quattro byte ma è sufficiente determinare se la somma è pari. Questa verifica può essere effettuata da una rete logica che analizza solo i bit meno significati dei 4 byte letti dalle periferiche attive.

Infine, una volta letto il dato a 32 bit, deve essere effettuato senza eseguire alcuna istruzione di *BRANCH* o *SET* nell'*interrupt handler*, la scrittura della word letta dalle 4 periferiche attive all'indirizzo FFFF0000h, nel caso sia asserito il segnale **ATTIVO_A**, o all'indirizzo FFFF0004h, nel caso sia asserito il segnale **ATTIVO_A***.

I due gruppi A e B saranno attivi alternativamente (connessi al DLX in modo mutuamente esclusivo) in funzione del segnale **ATTIVO_A**. Le quattro periferiche di ciascun gruppo sono mappate su 4 bus distinti al fine di poter eseguire una singola lettura a 32 bit.

All'interno di ciascun gruppo (A o B) ogni periferica è codificata con un indice **i = 0,1,2,3**. Pertanto, i CS dei due gruppi di periferiche A e B risultano:

$$\begin{aligned} \text{CS_INPUT_PORT_A} &= \text{CS_INPUT} \cdot \text{IBF_A_3} \cdot \text{IBF_A_2} \cdot \text{IBF_A_1} \cdot \text{IBF_A_0} \cdot \text{ATTIVO_A} \\ \text{CS_INPUT_PORT_B} &= \text{CS_INPUT} \cdot \text{IBF_B_3} \cdot \text{IBF_B_2} \cdot \text{IBF_B_1} \cdot \text{IBF_B_0} \cdot \text{ATTIVO_A}^* \end{aligned}$$


Per semplificare la notazione, nello schema della pagina successiva i 4 bus dati del DLX sono identificati con la notazione **BD_i** seguente:

$$\begin{aligned} \text{BD_0} &\leftrightarrow \text{BD}[7..0] \\ \text{BD_1} &\leftrightarrow \text{BD}[15..8] \\ \text{BD_2} &\leftrightarrow \text{BD}[23..16] \\ \text{BD_3} &\leftrightarrow \text{BD}[31..24] \end{aligned}$$


I trasferimenti dal gruppo attivo (codificato dal segnale **ATTIVO_A**) sono possibili solo quando tutte le 4 richieste di interrupt di quel gruppo sono asserite. Pertanto, il segnale **INT_DLX**, inviato al DLX, risulta:

$$\begin{aligned} \text{INT_DLX} &= \text{INT_PORT_A_3} \cdot \text{INT_PORT_A_2} \cdot \text{INT_PORT_A_1} \cdot \text{INT_PORT_A_0} \cdot \text{ATTIVO_A} + \\ &\quad \text{INT_PORT_B_3} \cdot \text{INT_PORT_B_2} \cdot \text{INT_PORT_B_1} \cdot \text{INT_PORT_B_0} \cdot \text{ATTIVO_A}^* \end{aligned}$$

$i = 0, 1, 2, 3$



$i = 0, 1, 2, 3$



Per determinare, nel più rapido tempo possibile al fine di non rendere critiche le operazioni che debbono essere svolte durante il ciclo di lettura dalle 4 periferiche attive, è possibile esaminare solo i bit meno significativi (**BD24**, **BD16**, **BD8** e **BD0**) dei 4 byte letti dalle 4 periferiche.

Se il numero di valori dispari in ciascun byte è in numero dispari la somma sarà dispari, pari in caso contrario.

	BD24	BD16	BD8	BD0		
0	0	0	0	0	-> PARI	1
1	0	0	0	1	-> DISPARI	0
2	0	0	1	0	-> DISPARI	0
3	0	0	1	1	-> PARI	1
4	0	1	0	0	-> DISPARI	0
5	0	1	0	1	-> PARI	1
6	0	1	1	0	-> PARI	1
7	0	1	1	1	-> DISPARI	0
8	1	0	0	0	-> DISPARI	0
9	1	0	0	1	-> PARI	1
10	1	0	1	0	-> PARI	1
11	1	0	1	1	-> DISPARI	0
12	1	1	0	0	-> PARI	1
13	1	1	0	1	-> DISPARI	0
14	1	1	1	0	-> DISPARI	0
15	1	1	1	1	-> PARI	1

La strategia basata sull'analisi dei bit meno significativi dei 4 byte non solo consente di velocizzare la determinazione della parità ma consente anche di risparmiare risorse hardware.

La tabella mostrata nella pagina precedente può essere sintetizzata attraverso l'espressione che segue, che determina la condizione di parità dall'analisi dei 4 bit **BD24**, **BD16**, **BD8**, **BD0** concatenati:

$$\text{SOMMA_PARI} = \text{DEC}(0) + \text{DEC}(3) + \text{DEC}(5) + \text{DEC}(6) + \text{DEC}(9) + \text{DEC}(10) + \text{DEC}(12) + \text{DEC}(15)$$


La decodifica dei segnali **BD24##BD16##BD8##BD0** può essere ottenuta mediante un decoder 4:16.

In alternativa, utilizzando meno risorse, è possibile determinare il valore di **SOMMA_PARI*** mediante una rete basata su due livelli XOR (e un NOT per ottenere **SOMMA_PARI**), nel modo seguente:


$$\text{SOMMA_PARI*} = (\text{BD24 XOR BD16}) \text{ XOR } (\text{BD8 XOR BD0})$$

Ovviamente, per ottenere il segnale **SOMMA_PARI** riducendo il numero di livelli a 2, è possibile sostituire nel secondo livello di elaborazione lo XOR con uno XNOR (e non utilizzare il NOT).


Il segnale **ATTIVO_A** è generato dalla rete seguente. All'avvio il segnale **ATTIVO_A** è asserito. Il segnale è letto dal DLX mediante la rete mostrata in basso (opportunamente elaborato in base alle finalità richieste).



Interfacciamento RAM_128



Interfacciamento EPROM_1GB



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.