

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
18 Febbraio 2016

Esercizio 1

Dispositivi e segnali presenti nel sistema:

RAM_512_H	mappata da	E0000000h:FFFFFFFFh,	4 banchi da 128 MB
RAM_512_L	mappata da	C0000000h:FFFFFFFFh,	4 banchi da 128 MB
EPROM_1GB	mappata da	00000000h:3FFFFFFFFh,	4 banchi da 256 MB
CS_ATTIVA_CNTR	mappato a	80000000h	(attiva/disattiva conteggio eventi)
CS_RESET_CNTR	mappato a	80000001h	(reset dei contatori e contemporanea disattivazione del conteggio eventi)
CS_READ_B_L	mappato a	40000000h	(conteggio B, lettura 32 bit Low)
CS_READ_B_H	mappato a	40000004h	(conteggio B, lettura 32 bit High)
CS_READ_HW_L	mappato a	40000008h	(conteggio HW, lettura 32 bit Low)
CS_READ_HW_H	mappato a	4000000Ch	(conteggio HW, lettura 32 bit High)
CS_READ_W_L	mappato a	40000010h	(conteggio W, lettura 32 bit Low)
CS_READ_W_H	mappato a	40000014h	(conteggio W, lettura 32 bit High)

Tutti i contatori sono a 64 bit: sono attivabili/disattivabili e resettabili mediante un unico comando software (broadcast). Ciascuno dei contatori a 64 sarà realizzato con due contatori a 32 bit in cascata.

Segnali di CS dei dispositivi/segnali presenti nel sistema:

CS_RAM_512_H_0 = BA31 · BA30 · BA29 · BE0
CS_RAM_512_H_1 = BA31 · BA30 · BA29 · BE1
CS_RAM_512_H_2 = BA31 · BA30 · BA29 · BE2
CS_RAM_512_H_3 = BA31 · BA30 · BA29 · BE3

CS_RAM_512_L_0 = BA31 · BA30 · BA29* · BE0
CS_RAM_512_L_1 = BA31 · BA30 · BA29* · BE1
CS_RAM_512_L_2 = BA31 · BA30 · BA29* · BE2
CS_RAM_512_L_3 = BA31 · BA30 · BA29* · BE3

CS_ATTIVA_CNTR = BA31 · BA30* · BE0
CS_RESET_CNTR = BA31 · BA30* · BE1

CS_READ_B_L	= BA31* · BA30 · BA4* · BA3* · BA2* · MEMRD	mappato a	40000000/1/2/3h
CS_READ_B_H	= BA31* · BA30 · BA4* · BA3* · BA2 · MEMRD	mappato a	40000004/5/6/7h
CS_READ_HW_L	= BA31* · BA30 · BA4* · BA3 · BA2* · MEMRD	mappato a	40000008/9/A/Bh
CS_READ_HW_H	= BA31* · BA30 · BA4* · BA3 · BA2 · MEMRD	mappato a	4000000C/D/E/Fh
CS_READ_W_L	= BA31* · BA30 · BA4 · BA2* · MEMRD	mappato a	40000010/1/2/3h
CS_READ_W_H	= BA31* · BA30 · BA4 · BA2 · MEMRD	mappato a	40000014/5/6/7h

CS_EEPROM_1GB_0 = BA31* · BA30* · BE0
CS_EEPROM_1GB_1 = BA31* · BA30* · BE1
CS_EEPROM_1GB_2 = BA31* · BA30* · BE2
CS_EEPROM_1GB_3 = BA31* · BA30* · BE3


Nel sistema è necessario poter abilitare/disabilitare il conteggio del numero di accessi in scrittura per Byte (**B**), Half-Word (**HW**) e Word (**W**). Il conteggio, per ciascuna tipologia di accesso, deve essere eseguito con un contatore a 64 bit. I contatori devono poter essere resettati, con un unico comando software (*broadcast*), e abilitati/disabilitati (ancora, in broadcast, mediante un unico comando software).

L'abilitazione delle reti che monitorano le scritture in RAM (segnale **COUNTING_ENABLED=1**) sarà ottenuta scrivendo a **CS_ENABLE_CNTR** un valore dispari (con **BD0=1**) mentre la scrittura di un valore pari (con **BD0=0**) al medesimo indirizzo disabiliterà il conteggio (**COUNTING_ENABLED=0**). Al fine di ridurre il numero di istruzioni necessarie per disabilitare il conteggio e per resettare i contatori si prevede di eseguire le due operazioni mediante un unico segnale (**CS_RESET_CNTR**) che consente, in modo sincrono, di inizializzare tutti i contatori e di impostare allo stesso tempo **COUNTING_ENABLED=0** scrivendo un byte pari a **CS_RESET_CNTR**.

Nel caso il conteggio sia abilitato (segnale **COUNTING_ENABLED=1**), quando uno dei tre contatori raggiunge la fine della propria base di conteggio (ovvero, il valore **FFFFFFFFFFFFFFFFh**) deve verificarsi quanto segue:

- Il conteggio (dai 3 contatori a 64 bit) deve disabilitarsi immediatamente e automaticamente
- Deve contemporaneamente essere inviata al DLX una richiesta di interrupt mediante il segnale **INT_DLX**, definito in seguito, sul pin INT

L'interrupt handler dovrà leggere i tre valori a 64 bit dai contatori e scriverli in memoria a indirizzi consecutivi, partendo da FFFF8400h. Inoltre, una volta completata questa operazione, dovrà azzerare tutti i contatori con un unico comando software (scrittura a **CS_RESET_CNTR**). Questo comando, per come è stato progettato il sistema, disabiliterà anche il conteggio (**COUNTING_ENABLED=0**) scrivendo uno 0 a **CS_RESET_CNTR**. L'abilitazione al conteggio potrà avvenire successivamente mediante un esplicito comando software (scrittura di un 1 a **CS_ENABLE_CNTR**). Il segnale **COUNTING_ENABLED** è ottenuto mediante la rete seguente nella quale è stato previsto un reset asincrono all'avvio e un reset sincrono mediante la scrittura di un valore pari a **CS_RESET_CNTR** con la modalità descritta in precedenza. Ovviamente sarà sempre possibile impostare il segnale **COUNTING_ENABLED** a 0 o 1 eseguendo delle opportune scritture a **CS_ENABLE_CNTR**. In particolare, scrivendo (a **CS_ENABLE_CNTR**) un valore dispari sarà possibile abilitare il conteggio (**COUNTING_ENABLED=1**).



Il segnale che codifica gli accessi alla RAM, denominato **RAM_ACCESS**, risulta:

$$\text{RAM_ACCESS} = \text{BA31} \cdot \text{BA30}$$

I segnali **DEC_W**, **DEC_HW** e **DEC_B** che codificano risp. un accesso a Word (**W**), Half-Word (**HW**) e Byte (**B**) possono essere ottenuti dall'analisi dei segnali **BE3**, **BE2**, **BE1** e **BE0** (utilizzando, per esempio, un **decoder 4:16**).

$$\text{DEC_W} = \text{BE3} \cdot \text{BE2} \cdot \text{BE1} \cdot \text{BE0}$$

$$\text{DEC_W} = \text{DEC}(\text{BE3}\#\#\text{BE2}\#\#\text{BE1}\#\#\text{BE0}=15)$$

$$\text{DEC_HW} = \text{BE3}^* \cdot \text{BE2}^* \cdot \text{BE1} \cdot \text{BE0} + \text{BE3} \cdot \text{BE2} \cdot \text{BE1}^* \cdot \text{BE0}^*$$

$$\text{DEC_HW} = \text{DEC}(\text{BE3}\#\#\text{BE2}\#\#\text{BE1}\#\#\text{BE0}=3) + \text{DEC}(\text{BE3}\#\#\text{BE2}\#\#\text{BE1}\#\#\text{BE0}=12)$$

$$\begin{aligned} \text{DEC_B} = & \text{BE3}^* \cdot \text{BE2}^* \cdot \text{BE1}^* \cdot \text{BE0} + \text{BE3}^* \cdot \text{BE2}^* \cdot \text{BE1} \cdot \text{BE0}^* + \\ & \text{BE3}^* \cdot \text{BE2} \cdot \text{BE1}^* \cdot \text{BE0}^* + \text{BE3} \cdot \text{BE2}^* \cdot \text{BE1}^* \cdot \text{BE0}^* \end{aligned}$$

$$\begin{aligned} \text{DEC_B} = & \text{DEC}(\text{BE3}\#\#\text{BE2}\#\#\text{BE1}\#\#\text{BE0}=1) + \text{DEC}(\text{BE3}\#\#\text{BE2}\#\#\text{BE1}\#\#\text{BE0}=2) + \\ & \text{DEC}(\text{BE3}\#\#\text{BE2}\#\#\text{BE1}\#\#\text{BE0}=4) + \text{DEC}(\text{BE3}\#\#\text{BE2}\#\#\text{BE1}\#\#\text{BE0}=8) \end{aligned}$$

Si adotta per semplicità una notazione più compatta nella quale **i** potrà assumere i valori **W**, **HW** e **B**. I segnali appena definiti (**DEC_W**, **DEC_HW** e **DEC_B**) e quelli di chip-select (**CS_READ_W_H**, **CS_READ_W_L**, **CS_READ_HW_H**, **CS_READ_HW_L**, **CS_READ_B_H** e **CS_READ_B_L**) con tale notazione risultano:

$$\text{DEC_i} \quad \text{con } i \in \{\text{W}, \text{HW}, \text{B}\}$$

$$\text{CS_i_H} \quad \text{con } i \in \{\text{W}, \text{HW}, \text{B}\}$$


$$\text{CS_i_L} \quad \text{con } i \in \{\text{W}, \text{HW}, \text{B}\}$$

La rete che consente di contare, modulo 2^{64} , il numero di scritture in memoria è mostrata sotto. Tale rete può essere utilizzata per Word ($i=W$), Half-Word ($i=HW$) e Byte ($i=B$). Il segnale di interrupt (**INT_DLX**) risulta:

$$\text{INT_DLX} = \text{TC_W_L} \cdot \text{TC_W_H} + \text{TC_HW_L} \cdot \text{TC_HW_H} + \text{TC_B_L} \cdot \text{TC_B_H}$$

Il segnale di enable dei contatori, denominato **ENABLE_i**, è il seguente:

$$\text{ENABLE_i} = \text{RAM_ACCESS} \cdot \text{DEC_i} \cdot \text{COUNTING_ENABLED} \cdot \text{INT_DLX}^* \text{ con } i \in \{W, HW, B\}$$



Codice dell'interrupt handler (tutti i valori numerici sono codificati in hex):

```
LHI    R20,4000h          ; prepara indirizzo 40000000h
LHI    R21,FFFFh          ; prepara indirizzo FFFF0000h

LW     R25,0(R20)          ; legge 32 bit low del counter Byte a CS_READ_B_L
SW     R25,8400(R21)        ; scrive 32 bit low del counter Byte in memoria
LW     R25,4(R20)          ; legge 32 bit high del counter Byte a CS_READ_B_H
SW     R25,8404(R21)        ; scrive 32 bit high del counter Byte in memoria
LW     R25,8(R20)          ; legge 32 bit low del counter Half-Word CS_READ_HW_L
SW     R25,8408(R21)        ; scrive 32 bit low del counter Half-Word in memoria
LW     R25,C(R20)          ; legge 32 bit high del counter Half-Word CS_READ_HW_H
SW     R25,840C(R21)        ; scrive 32 bit high del counter Half-Word in memoria
LW     R25,10(R20)         ; legge 32 bit low del counter Word CS_READ_W_L
SW     R25,8410(R21)        ; scrive 32 bit low del counter Word in memoria
LW     R25,14(R20)         ; legge 32 bit high del counter Word CS_READ_W_H
SW     R25,8414(R21)        ; scrive 32 bit high del counter Word in memoria


LHI    R20,8000h          ; prepara indirizzo 80000000h
SB     R0,1(R20)           ; scrive 00h all'indirizzo 80000001h (CS_RESET_CNTR) al
                           ; fine di resettare tutti i contatori (questo pone a 0
                           ; il segnale INT_DLX) e impostare COUNTING_ENABLED=0

RFE                                ; ritorna dall'interrupt
```


Codice per abilitare il conteggio impostando COUNTING_ENABLED al valore logico 1:

```
LHI    R20,8000h          ; prepara indirizzo 80000000h
ADDI   R21,R0,1           ; inserisce un 1 in R21
SB     R21,0(R20)          ; abilita conteggio (COUNTING_ENABLED=1)
```


Interfacciamento RAM_512_H



Interfacciamento RAM_512_L



Interfacciamento EPROM_1GB



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.