

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
7 Luglio 2016

Esercizio 1

Dispositivi e segnali presenti nel sistema:

RAM_128	mappata da F8000000h:FFFFFFFFh, 4 banchi da 32 MB
EPROM_8	mappata da F7800000h:F7FFFFFFh, 4 banchi da 2 MB
EPROM_32	mappata da 08000000h:09FFFFFFh, 4 banchi da 8 MB
EPROM_128	mappata da 00000000h:07FFFFFFh, 4 banchi da 32 MB
CS_INPUT_PORT	mappato a 80000000h (lettura da INPUT_PORT)
CS_OUTPUT_PORT	mappato a 80000001h (scrittura su OUTPUT_PORT)
CS_RD_INT_STATUS	mappato a 80000002h (lettura stato interrupt di INPUT_PORT)

Segnali di decodifica di memorie, periferiche e segnali:

CS_RAM_128_0 = BA31 · BA30 · BA27 · BE0
CS_RAM_128_1 = BA31 · BA30 · BA27 · BE1
CS_RAM_128_2 = BA31 · BA30 · BA27 · BE2
CS_RAM_128_3 = BA31 · BA30 · BA27 · BE3


CS_RAM_8_0 = BA31 · BA30 · BA27* · BE0
CS_RAM_8_1 = BA31 · BA30 · BA27* · BE1
CS_RAM_8_2 = BA31 · BA30 · BA27* · BE2
CS_RAM_8_3 = BA31 · BA30 · BA27* · BE3

CS_INPUT_PORT = BA31 · BA30* · IBF · BE0 ; indirizzo 80000000h
CS_OUTPUT_PORT = BA31 · BA30* · OBF* · BE1 ; indirizzo 80000001h
CS_RD_INT_STATUS = BA31 · BA30* · MEMRD · BE2 ; indirizzo 80000002h


CS_EEPROM_128_0 = BA31* · BA27* · BE0
CS_EEPROM_128_1 = BA31* · BA27* · BE1
CS_EEPROM_128_2 = BA31* · BA27* · BE2
CS_EEPROM_128_3 = BA31* · BA27* · BE3

CS_EEPROM_32_0 = BA31* · BA27 · BE0
CS_EEPROM_32_1 = BA31* · BA27 · BE1
CS_EEPROM_32_2 = BA31* · BA27 · BE2
CS_EEPROM_32_3 = BA31* · BA27 · BE3


Nel sistema è presente una periferica a 8 bit in grado di leggere dati da una unità esterna mediante il protocollo di *handshake*. Il segnale denominato **INT_INPUT_PORT** è opportunamente campionato, come mostrato nella pagina successiva, al fine di evitare problemi di metastabilità. Il segnale di interrupt (campionato) dovrà poter essere letto dal DLX mediante un opportuno comando software **CS_RD_INT_STATUS** per gestire le priorità in accordo alle specifiche del testo.




Il segnale di interrupt inviato al DLX è l'OR tra i due interrupt generati da **INPUT_PORT** e **OUTPUT_PORT**.




La rete seguente memorizza e rende disponibile l'ultimo dato letto da INPUT_PORT. Come richiesto, all'avvio, la rete è inizializzata con il valore **PREVIOUS_READ[7..0]=255**.




La rete seguente consente di leggere segnale di interrupt generato da INPUT_PORT ed eliminare criticità dovute a metastabilità. Perché?



Nel sistema è presente una periferica a 8 bit in grado di inviare dati a una unità esterna mediante il protocollo di *handshake*. Se il dato precedentemente letto da INPUT_PORT è minore di 128, al dato inviato dalla CPU su **BD[15..8]** è sommato (modulo 256) **PREVIOUS_READ[7..0]**.



*L'ADDER e il MUX introducono un ritardo che rende critico il trasferimento in un unico ciclo di bus.
Quali sono i problemi?
Come possono essere risolti?*



Codice dell' interrupt handler:

```
LHI  R20,8000h           ; prepara indirizzo 80000000h
LBU  R25,2(R20)          ; legge (a 80000002h) stato interrupt di INPUT_PORT
ANDI R25,R25,1           ; azzerà tutti i bit letti tranne il primo
BEQZ R25,output_port     ; se l' interrupt (campionato) di INPUT_PORT non è
                        ; asserito (i.e., se R25=0) salta a output_port
                        ; perché l'unico interrupt asserito è di OUTPUT_PORT


                        ; altrimenti (i.e., se R25=0) gestisce l' interrupt
                        ; (prioritario) emesso da INPUT_PORT
LBU  R21,0(R20)          ; legge un byte a CS_INPUT_PORT=80000000h
LHI  R22,FFFFh           ; inserisce FFFF0000h (vedi testo) nel registro R22
SB   R21,0(R22)          ; scrive il dato letto in memoria (a FFFF0000h)
RFE                      ; ritorna dall' interrupt (gestione INPUT_PORT)

output_port:
SB   R19,1(R20)          ; come richiesto dal testo, scrive il dato presente
                        ; in R19 su OUTPUT_PORT
RFE                      ; ritorna dall' interrupt (gestione OUTPUT_PORT)
```


NOTA 1: Sarebbe possibile gestire entrambi gli interrupt contemporaneamente nel caso fossero entrambi asseriti? Inoltre, in tal caso, sarebbero strettamente necessarie delle modifiche alle reti mostrate nelle pagine precedenti?

NOTA 2: Quanto vale l'immediato da sostituire alla label **output_port**?


Interfacciamento RAM_128




Interfacciamento RAM_8



Interfacciamento EPROM_128



Interfacciamento EPROM_32



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.