

Esame di Calcolatori Elettronici T

7 Luglio 2016 (Ing. Informatica)

Esercizio 1

Progettare un sistema basato sul microprocessore DLX dotato di **160 MB di EPROM** mappata negli indirizzi bassi e **136 MB di RAM** mappata negli indirizzi alti. Nel sistema sono presenti anche due periferiche a 8 bit, già progettate, denominate **INPUT_PORT**, in grado di ricevere dati dall'esterno utilizzando il protocollo di *handshake*, e **OUTPUT_PORT**, in grado di inviare dati all'esterno utilizzando il protocollo di *handshake*. In entrambi i casi si assuma che i dati trasferiti siano codificati con 8 bit senza segno. L'interrupt generato da INPUT_PORT, prioritario rispetto a quello generato da OUTPUT_PORT, deve limitarsi a scrivere il dato letto in memoria all'indirizzo FFFF0000h.

Per ogni trasferimento inerente OUTPUT_PORT: **un'opportuna rete logica da progettare**, deve **sommare (modulo 256) il dato inviato dalla CPU** (si assuma a tal proposito che tale valore sia contenuto del registro R19) con **l'ultimo dato letto da INPUT_PORT solo se quest'ultimo è inferiore a 128**. A tal proposito, si predisponga il sistema in modo che all'avvio l'ultimo dato letto risulti essere 255.

- Progettare la rete logica che consente di sommare automaticamente, se necessario, al dato trasferito dall'interrupt handler verso OUTPUT_PORT l'ultimo dato letto da INPUT_PORT in un unico ciclo di bus. **Una soluzione puramente software a questo problema NON sarà considerata valida**
- Evidenziare e risolvere eventuali criticità
- Indicare i segnali di chip select di tutte le periferiche, memorie e di eventuali altri segnali presenti nel sistema
- Scrivere il codice dell'*interrupt handler* che gestisce le due interruzioni. Si assuma che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto