

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
7 Settembre 2016

Esercizio 1

Dispositivi e segnali presenti nel sistema:

RAM_256	mappata da F0000000h:FFFFFFFFh, 8 banchi da 32 MB
EPROM_512	mappata da 00000000h:1FFFFFFFFh, 4 banchi da 128 MB
CS_INPUT_PORT_1	mappato a 80000000h (lettura da INPUT_PORT_1)
CS_INPUT_PORT_2	mappato a 80000001h (lettura da INPUT_PORT_2)
CS_OUTPUT_PORT	mappato a 80000002h (scrittura su OUTPUT_PORT)
CS_RD_INT_STATUS	mappato a 80000002h (lettura stato dei 3 interrupt)

Segnali di decodifica di memorie, periferiche e segnali:


CS_RAM_256_H_0 = BA31 · BA30 · BA27 · BE0
CS_RAM_256_H_1 = BA31 · BA30 · BA27 · BE1
CS_RAM_256_H_2 = BA31 · BA30 · BA27 · BE2
CS_RAM_256_H_3 = BA31 · BA30 · BA27 · BE3

CS_RAM_256_L_0 = BA31 · BA30 · BA27* · BE0
CS_RAM_256_L_1 = BA31 · BA30 · BA27* · BE1
CS_RAM_256_L_2 = BA31 · BA30 · BA27* · BE2
CS_RAM_256_L_3 = BA31 · BA30 · BA27* · BE3


CS_INPUT_PORT_1 = BA31 · BA30* · IBF_1 · BE0 ; indirizzo 80000000h
CS_INPUT_PORT_2 = BA31 · BA30* · IBF_2 · BE1 ; indirizzo 80000001h
CS_OUTPUT_PORT = BA31 · BA30* · OBF* · BE2 ; indirizzo 80000002h
CS_RD_INT_STATUS = BA31 · BA30* · MEMRD · BE3 ; indirizzo 80000003h



CS_EEPROM_512_0 = BA31* · BE0
CS_EEPROM_512_1 = BA31* · BE1
CS_EEPROM_512_2 = BA31* · BE2
CS_EEPROM_512_3 = BA31* · BE3

Nel sistema sono presenti tre periferiche a 8 bit, due in input e una in output. Il segnale di interruzione inviato al processore sarà l'OR tra i 3 segnali di interrupt generati dalle 3 periferiche indicate in seguito.




La rete seguente genera il segnale **LED_OUTPUT**:








La rete seguente invia il segnale di interrompe al pin INT del DLX.



La reti seguenti consentono di leggere lo stato dei tre segnali di interrupt, sui pin **BD[26..24]**, riducendo il rischio di metastabilità.





NOTA

In realtà, nella soluzione proposta, l'ultimo flip-flop D non è necessario. Nonostante questo, in quale altra circostanza sarebbe indispensabile conoscere anche lo stato del segnale di interrupt della porta in output?

Codice dell'interrupt handler:

```
LHI  R20,8000h           ; prepara indirizzo 80000000h
LBU  R25,3(R20)          ; legge (a 80000003h) stato interrupt delle 3 porte
ANDI R26,R25,1           ; esamina il bit 0 (INPUT_PORT_1 più prioritaria)
BNEQZ R26,input_port_1   ; se l'interrupt (campionato) di INPUT_PORT_1 è
                          ; asserito (i.e., se R26=1) salta a input_port_1

ANDI R26,R25,2           ; esamina il bit 1 (INPUT_PORT_2, priorità media)
BNEQZ R26,input_port_2   ; se l'interrupt (campionato) di INPUT_PORT_2 è
                          ; asserito (i.e., se R26=1) salta a input_port_2

                          ; altrimenti gestisce interrupt meno prioritario

output_port:
SB   R13,1(R20)          ; come richiesto dal testo, scrive il dato presente
                          ; in R19 su OUTPUT_PORT
RFE                          ; ritorna dall'interrupt (dopo scrittura su OUTPUT_PORT)


input_port_1:
LBU  R12,0(R20)          ; legge da INPUT_PORT_1 (a 80000000h) e memorizza in R12
RFE                          ; ritorna dall'interrupt dopo lettura da INPUT_PORT_1

input_port_2:
LBU  R12,1(R20)          ; legge da INPUT_PORT_2 (a 80000001h) e memorizza in R12
RFE                          ; ritorna dall'interrupt dopo lettura da INPUT_PORT_2
```


NOTA

Potrebbero essere gestiti i 3 interrupt durante una sola esecuzione dell'interrupt handler mantenendo la priorità assegnata? In caso affermativo, come?


Interfacciamento RAM_256_H



Interfacciamento RAM_256_L



Interfacciamento EPROM_512



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.