

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
1 Febbraio 2017

Esercizio 1

Dispositivi e segnali presenti nel sistema:

RAM_128_H	mappata da F8000000h:FFFFFFFFh, 4 banchi da 32 MB
RAM_128_L	mappata da F0000000h:F7FFFFFFh, 4 banchi da 32 MB
EPROM	mappata da 00000000h:7FFFFFFFh, 4 banchi da 512 MB

Le quattro periferiche in **INPUT_k**, **k=[A,B,C,D]** sono rinominate in seguito, per comodità, **INPUT_i**, **i=[0,1,2,3]** e mappate tutte allo stesso indirizzo 80000000h:

CS_INPUT_PORT_0	mappato a 80000000h (lettura da INPUT_PORT_0)
CS_INPUT_PORT_1	mappato a 80000000h (lettura da INPUT_PORT_1)
CS_INPUT_PORT_2	mappato a 80000000h (lettura da INPUT_PORT_2)
CS_INPUT_PORT_3	mappato a 80000000h (lettura da INPUT_PORT_3)

Nota: Dal testo del problema: essendo l'utilizzo delle periferiche mutuamente esclusivo, esse saranno tutte mappate al medesimo indirizzo (80000000h) al fine di ridurre il numero di istruzioni eseguite dall'interrupt handler.

Opportuni segnali, definiti nelle pagine successive, consentiranno di accedere alle 4 periferiche senza creare conflitti e senza avere la necessità di doverne determinare necessariamente la collocazione nello spazio di indirizzamento.


Segnali di decodifica di memorie, periferiche e segnali:

CS_RAM_512_H_0	=	BA31·BA30·BA27·BE0	
CS_RAM_512_H_1	=	BA31·BA30·BA27·BE1	
CS_RAM_512_H_2	=	BA31·BA30·BA27·BE2	
CS_RAM_512_H_3	=	BA31·BA30·BA27·BE3	
CS_RAM_512_L_0	=	BA31·BA30·BA27*·BE0	
CS_RAM_512_L_1	=	BA31·BA30·BA27*·BE1	
CS_RAM_512_L_2	=	BA31·BA30·BA27*·BE2	
CS_RAM_512_L_3	=	BA31·BA30·BA27*·BE3	
CS_INPUT_PORT_0	=	BA31·BA30*·IBF_0·C1*·C0*·BE0	; 80000000h
CS_INPUT_PORT_1	=	BA31·BA30*·IBF_1·C1*·C0·BE0	; 80000000h
CS_INPUT_PORT_2	=	BA31·BA30*·IBF_2·C1·C0*·BE0	; 80000000h
CS_INPUT_PORT_3	=	BA31·BA30*·IBF_3·C1·C0·BE0	; 80000000h
CS_EPROM_0	=	BA31*·BE0	
CS_EPROM_1	=	BA31*·BE1	
CS_EPROM_2	=	BA31*·BE2	
CS_EPROM_3	=	BA31*·BE3	

I segnali **C1** e **C0** codificano lo stato di un contatore modulo 4 dotato di comandi di **ENABLE** e **UP/DOWN***. Tali segnali consentono di determinare quale periferica in INPUT è in un determinato istante abilitata al trasferimento.


Nel sistema non si evidenziano criticità degne di nota.

Tutte le 4 periferiche, $i=[0,1,2,3]$, sono connesse al bus dati **BD[7..0]** e mappate al medesimo indirizzo 80000000h al fine di ridurre il numero di istruzioni eseguite dall'interrupt handler.



Al fine di realizzare la sequenza di lettura richiesta dalle porte in input è possibile utilizzare un **contatore modulo 4** dotato di comandi di **UP/DOWN*** ed **ENABLE**. In ogni istante lo stato del counter modulo 4, codificato dai segnali **C1** e **C0**, consente di determinare quale porta è abilitata al trasferimento. All'avvio, come richiesto dal testo, le reti logiche presenti nel progetto sono inizializzate per eseguire il **primo trasferimento da INPUT_PORT_0**. La sequenza temporale di lettura dalle periferiche in INPUT è la seguente: **0,1,2,3,2,1**.

I segnali di comando del contatore e il segnale per che pilota il LED, invertendone lo stato al termine del ciclo di lettura **0,1,2,3,2,1**, sono sintetizzati nelle pagine seguenti.




Il segnale di enable (**EN**) del contatore modulo 4 risulta:


$$\text{ENABLE_COUNTER} = \text{CS_INPUT_PORT_0} + \text{CS_INPUT_PORT_1} + \text{CS_INPUT_PORT_2} + \text{CS_INPUT_PORT_3}$$

Il segnale **UP/DOWN*** del contatore modulo 4 è ottenuto mediante la rete seguente:

$$\text{UP} \cdot \text{CS_INPUT_PORT_2} + \text{UP}^* \cdot \text{CS_INPUT_PORT_1}$$



Il segnale **LED**, che pilota il dispositivo luminoso previsto dal testo, è ottenuto mediante la rete seguente. All'avvio, come richiesto, il LED è spento. L'uscita **LED** si inverte al termine del compimento di un intero ciclo di lettura (i.e., **0,1,2,3,2,1**) dalle quattro periferiche in INPUT.



Il segnale di interrupt inviato al DLX è il seguente:


$$\text{INT (DLX)} = \text{INT_INPUT_PORT_0} \cdot \text{C1*} \cdot \text{C0*} + \text{INT_INPUT_PORT_1} \cdot \text{C1*} \cdot \text{C0} + \\ \text{INT_INPUT_PORT_2} \cdot \text{C1} \cdot \text{C0*} + \text{INT_INPUT_PORT_3} \cdot \text{C1} \cdot \text{C0}$$

Il codice dell'interrupt handler che consente di eseguire il compito richiesto dalle specifiche testo con il minimo numero di istruzioni è mostrato nella pagina successiva.


Codice dell'interrupt handler:

```
LHI    R21,8000h           ; prepara indirizzo 80000000h
LBU    R22,0(R21)          ; legge (a 80000000h) dall'unica porta in INPUT abilitata
SB     R22,FFF0(R0)        ; scrive il byte in R22 all'indirizzo FFFFFFFF0h
RFE
```


Interfacciamento RAM_128_H



Interfacciamento RAM_128_L



Interfacciamento EPROM



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.