

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
22 Dicembre 2017

Esercizio 1

Dispositivi e segnali presenti nel sistema:

RAM_128_MB	mappata da F8000000h:FFFFFFFFh, 4 banchi da 32 MB
EPROM_256_MB	mappata da 20000000h:2FFFFFFFFh, 4 banchi da 64 MB
EPROM_512_MB	mappata da 00000000h:1FFFFFFFFh, 4 banchi da 128 MB

Porte e altri segnali di chip-select:

CS_PORT	mappato a 80000000h
CS_READ_DIR_STATUS	mappato a 80000001h

Tutte le cinque porte (1 in input e 4 in output), essendo abilitate in modo mutuamente esclusivo, sono mappate al medesimo indirizzo **CS_PORT** al fine di velocizzare l'esecuzione dell'interrupt handler.

Segnali di decodifica di memorie, periferiche e segnali:

CS_RAM_0	=	BA31 · BA30 · BE0
CS_RAM_1	=	BA31 · BA30 · BE1
CS_RAM_2	=	BA31 · BA30 · BE2
CS_RAM_3	=	BA31 · BA30 · BE3

CS_PORT	=	BA31 · BA30* · BE0	mappato a 80000000h
CS_READ_DIR_STATUS	=	BA31 · BA30* · BE1 · MEMRD	mappato a 80000001h

CS_EPROM_256_0	=	BA31* · BA29 · BE0
CS_EPROM_256_1	=	BA31* · BA29 · BE1
CS_EPROM_256_2	=	BA31* · BA29 · BE2
CS_EPROM_256_3	=	BA31* · BA29 · BE3

CS_EPROM_512_0	=	BA31* · BA29* · BE0
CS_EPROM_512_1	=	BA31* · BA29* · BE1
CS_EPROM_512_2	=	BA31* · BA29* · BE2
CS_EPROM_512_3	=	BA31* · BA29* · BE3

Essendo tutte le porte abilitate in modo mutuamente esclusivo, quella in input e le quattro in output, sono mappate al medesimo indirizzo **CS_PORT** (80000000h).

I segnali di *chip-select* di tutte le 5 periferiche sono condizionati da un segnale denominato **EN_INPUT** che codifica se in un determinato istante è abilitato il trasferimento dalla porta in input (**EN_INPUT=1**) o da una porta in output (**EN_INPUT=0**).

Inoltre, le porte in output sono ulteriormente condizionate da due segnali **R1** e **R0** che codificano quale tra le quattro porte in output risulta abilitata al trasferimento in base all'esito dell'analisi dell'ultimo byte letto dalla porta in input (resto della divisione per 4, i.e. gli ultimi due bit letti). Anche la rete che genera **R1** e **R0** sarà mostrata nella pagine successive.

I segnali di chip-select della porta in input e delle quattro porte in output risultano, pertanto:

$$\text{CS_IN} = \text{CS_PORT} \cdot \text{EN_INPUT} \cdot \text{IBF}$$


$$\text{CS_OUT_0} = \text{CS_PORT} \cdot \text{R1}^* \cdot \text{R0}^* \cdot \text{EN_INPUT}^* \cdot \text{OBF_0}^*$$

$$\text{CS_OUT_1} = \text{CS_PORT} \cdot \text{R1}^* \cdot \text{R0} \cdot \text{EN_INPUT}^* \cdot \text{OBF_1}^*$$


$$\text{CS_OUT_2} = \text{CS_PORT} \cdot \text{R1} \cdot \text{R0}^* \cdot \text{EN_INPUT}^* \cdot \text{OBF_2}^*$$

$$\text{CS_OUT_3} = \text{CS_PORT} \cdot \text{R1} \cdot \text{R0} \cdot \text{EN_INPUT}^* \cdot \text{OBF_3}^*$$

La porta in input è connessa al bus dati **BD[7..0]**.




Anche le quattro porte in output **OUT_i**, con **i=0,1,2,3** sono connesse al bus dati **BD[7..0]**.



Al fine di gestire l'alternanza tra porta di input e la porta di output selezionata in base all'indice i , al pin di interrupt del DLX è inviato:



$$\begin{aligned} \text{INT_DLX} = & \text{EN_INPUT} \cdot \text{INT_INPUT} + \\ & \text{EN_INPUT}^* \cdot \text{INT_OUTPUT_0} \cdot \text{R1}^* \cdot \text{R0}^* + \\ & \text{EN_INPUT}^* \cdot \text{INT_OUTPUT_1} \cdot \text{R1}^* \cdot \text{R0} + \\ & \text{EN_INPUT}^* \cdot \text{INT_OUTPUT_2} \cdot \text{R1} \cdot \text{R0}^* + \\ & \text{EN_INPUT}^* \cdot \text{INT_OUTPUT_3} \cdot \text{R1} \cdot \text{R0} \end{aligned}$$

I segnali R1 e R0 , che codificano la porta in output coinvolta nel successivo trasferimento, sono ottenuti mediante la rete seguente dall'analisi del dato letto ($\text{BD}[1..0]$) dalla porta in input.



NOTA: Il reset asincrono dei due FFD è di fatto inutile poiché durante il primo trasferimento, successivo all'avvio del sistema, sarà coinvolta sempre la porta in input.

Il segnale **ENABLE_INPUT**, che consente di alternare le lettura (MEMRD) da input e la scrittura (MEMWR) sulla porta in output abilitata, è ottenuto mediante la rete seguente:




IN	OUT	
0	0	-> INPUT_ENABLE = 1
1	0	-> INPUT_ENABLE = 0
1	1	-> INPUT_ENABLE = 1
0	1	-> INPUT_ENABLE = 0
0	0	-> INPUT_ENABLE = 1
.....		



Pertanto, risulta:
ENABLE_INPUT = **IN** XNOR **OUT**

Il segnale **ENABLE_INPUT** è letto attraverso **BD[15..8]**, all'indirizzo **CS_READ_DIR_STATUS**, attraverso la rete seguente.



Quanto letto all'indirizzo **CS_READ_DIR_STATUS** sarà utilizzato, durante l'esecuzione dell'*interrupt handler*, per determinare se è necessario eseguire una lettura sulla porta in input o una scrittura sulla porta in output abilitata (in base al valore assunto da **R1** e **R0**).

Si ricorda che la porta in input e le porte in output sono mappate al medesimo indirizzo 80000000h e attivate in modo mutuamente esclusivo mediante il segnale **ENABLE_INPUT** e, per quanto concerne le porte in output, anche mediante i segnali **R1** e **R0**.

Il codice dell'*interrupt handler* è il seguente:


```
LHI R25,8000h          ; prepara indirizzo 80000000h
LBU R26,(R25)01h       ; lettura segnale ENABLE_INPUT mappato
                        ; a CS_READ_DIR_STATUS (80000001h)
LHI R27,FFFF           ; prepara in R27 indirizzo per le fasi
                        ; successive di accesso alla memoria
BEQZ R26, SCRIVI       ; se ENABLE_INPUT=0 salta a SCRIVI

LBU R28,(R25)0         ; legge in R28 da input port (80000000h)
SB R28,(R27)0080h      ; scrive byte letto a FFFF0080h
RFE                    ; ritorna dall'interrupt


SCRIVI: LBU R28,(R27)0100h ; legge byte in memoria a FFFF0100h
        SB R28,(R25)0      ; scrive R28 su porta in output abilitata
        RFE                ; ritorna dall'interrupt
```

SCRIVI equivale alla costante 12 in base 10


Interfacciamento RAM



Interfacciamento EPROM_256



Interfacciamento EPROM_512



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.