

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
18 Gennaio 2018

Esercizio 1

Dispositivi e segnali presenti nel sistema:

RAM_512_MB_H	mappata da E0000000h:FFFFFFFFh, 4 banchi da 128 MB
RAM_512_MB_L	mappata da C0000000h:FFFFFFFFh, 4 banchi da 128 MB
EPROM_1_GB	mappata da 00000000h:3FFFFFFFFh, 4 banchi da 256 MB

Porte in input e lettura contatori, segnali di chip-select:

CS_INPUT_PORTS	mappato a 80000000h
CS_READ_ADDRESS	mappato a 80000001h

Segnali di decodifica di memorie, periferiche e segnali:

CS_RAM_0_H	= BA31 · BA30 · BA29 · BE0
CS_RAM_1_H	= BA31 · BA30 · BA29 · BE1
CS_RAM_2_H	= BA31 · BA30 · BA29 · BE2
CS_RAM_3_H	= BA31 · BA30 · BA29 · BE3

CS_RAM_0_L	= BA31 · BA30 · BA29* · BE0
CS_RAM_1_L	= BA31 · BA30 · BA29* · BE1
CS_RAM_2_L	= BA31 · BA30 · BA29* · BE2
CS_RAM_3_L	= BA31 · BA30 · BA29* · BE3


CS_INPUT_PORTS	= BA31 · BA30* · BE0	mappato a 80000000h
CS_READ_ADDRESS	= BA31 · BA30* · MEMRD · BE1	mappato a 80000001h


CS_EPROM_0	= BA31* · BE0
CS_EPROM_1	= BA31* · BE1
CS_EPROM_2	= BA31* · BE2
CS_EPROM_3	= BA31* · BE3

Essendo le porte in input attive in modo mutuamente esclusivo, al fine di rendere più rapida l'esecuzione dell'handler, sono mappate tutte allo stesso indirizzo di memoria (i.e., 80000000h).

Pertanto, il segnale di chip-select di ciascuna porta in input sarà condizionato anche dalla decodifica del segnale di stato di un contatore, che tiene traccia di quale porta è abilitata, come mostrato nelle pagine successive.


Nel sistema sono presenti quattro porte in input collegate, in modo mutuamente esclusivo (come mostrato in seguito) al bus dati **BD[7..0]**





I segnali di chip-select delle quattro porte sono ottenuti condizionando il segnale **CS_INPUT_PORTS** con la decodifica dello stato di un contatore che tiene traccia di quale, tra le quattro porte, è abilitata.

Il contatore che tiene traccia di quale porta in input è abilitata in un determinato istante, tra le quattro presenti, è il seguente.




Il segnale **ENABLE_COUNTER_PORTS** dipende dallo stato di un secondo contatore che tiene traccia del numero di trasferimenti eseguiti per ciascuna porta in base alle specifiche del testo. Tale segnale è descritto e sintetizzato nella pagina successiva.

Dalla decodifica dei segnali **P1** e **P0** è possibile determinare quale porta è attiva in un determinato istante come segue:

P1	P0		Porta abilitata
0	0	->	ATTIVA_IN_0 = $P1^* \cdot P0^*$
0	1	->	ATTIVA_IN_1 = $P1^* \cdot P0$
1	0	->	ATTIVA_IN_2 = $P1 \cdot P0^*$
1	1	->	ATTIVA_IN_3 = $P1 \cdot P0$

Il contatore che tiene traccia del numero di trasferimenti dalla porta abilitata è il seguente.



Il contatore avanza ogni volta che è eseguita una lettura dalla porta in input abilitata ed è azzerato (in modo sincrono) in base a questa informazione (**ATTIVA_IN_i**) e in base al numero di trasferimenti sulla medesima porta in accordo alle specifiche del testo. Pertanto,

$$\text{RESET_COUNTER_TRANSFER} = \text{CS_INPUT_PORTS} \cdot (\text{ATTIVA_IN_0} \cdot \text{T1} \cdot \text{T0}^* \cdot \text{IBF_0} + \text{ATTIVA_IN_1} \cdot \text{T1} \cdot \text{T0} \cdot \text{IBF_1} + \text{ATTIVA_IN_0} \cdot \text{T1}^* \cdot \text{T0} \cdot \text{IBF_2} + \text{ATTIVA_IN_3} \cdot \text{T1}^* \cdot \text{T0}^* \cdot \text{IBF_3})$$

Infine, il segnale di *enable* del contatore della pagina precedente coincide con il *reset* del contatore mostrato sopra. Pertanto,

$$\text{ENABLE_COUNTER_PORTS} = \text{RESET_COUNTER_TRANSFER}$$

In accordo alle specifiche del problema, entrambi i contatori sono inizializzati all'avvio, in modo asincrono, al fine di abilitare inizialmente i tre trasferimenti dalla porta **IN_0**.

I segnali di chip-select delle quattro porte in input risultano:


$$\begin{aligned}\text{CS_INPUT_PORT_0} &= \text{CS_INPUT_PORTS} \cdot \text{ATTIVA_IN_0} \cdot \text{IBF_0} \\ \text{CS_INPUT_PORT_1} &= \text{CS_INPUT_PORTS} \cdot \text{ATTIVA_IN_1} \cdot \text{IBF_1} \\ \text{CS_INPUT_PORT_2} &= \text{CS_INPUT_PORTS} \cdot \text{ATTIVA_IN_2} \cdot \text{IBF_2} \\ \text{CS_INPUT_PORT_3} &= \text{CS_INPUT_PORTS} \cdot \text{ATTIVA_IN_3} \cdot \text{IBF_3}\end{aligned}$$

Il segnale di interrupt inviato al DLX risulta:

$$\text{INT_DLX} = \text{INT_IN_PORT_0} \cdot \text{ATTIVA_IN_0} + \text{INT_IN_PORT_1} \cdot \text{ATTIVA_IN_1} + \\ \text{INT_IN_PORT_2} \cdot \text{ATTIVA_IN_2} + \text{INT_IN_PORT_3} \cdot \text{ATTIVA_IN_3}$$

Inoltre, poiché è necessario conoscere la porta attiva e il numero di trasferimenti eseguiti su tale porta fino a quel momento al fine di poter calcolare l'indirizzo di memoria nel quale scrivere il dato letto, nella pagina successiva è mostrata la rete che consente di leggere, a **CS_READ_ADDRESS**, tale informazioni, elaborata in modo da velocizzare l'esecuzione dell'interrupt handler. In particolare, come è deducibile dal testo dell'esame, gli ultimi 8 bit dell'indirizzo di memoria in cui scrivere il dato letto dalla porta in input abilitata possono essere ottenuti attraverso la rete, mostrata nella pagina successiva, che calcola: **000000P1P0<<2 + 000000T1T0**.

Al fine di poter leggere gli 8 bit meno significativi dell'indirizzo di memoria nel quale scrivere il dato letto dalla porta in input che è abilitata in un determinato istante si utilizza la rete seguente. Questa strategia consente di velocizzare l'esecuzione dell'interrupt handler.




Il codice dell'interrupt handler è il seguente:

```
LHI R26,FFFFh           ; R26 = FFFF0000h
LBU R27,R25(1)          ; legge in R27, a CS_READ_ADDRESS, gli 8 bit meno
                          ; significativi dell'indirizzo di memoria in cui
                          ; scrivere quanto letto dalla porta in input
ADD R27,R26,R27          ; prepara indirizzo a 32 bit nel quale eseguire la
                          ; scrittura:  $(1)^{16}##(0)^{16} + (0)^{28}##P1##P0##T1##T0$ 


LHI R25,8000h           ; R25 = 80000000h
LBU R28,R25(0)          ; legge da porta in input abilitata all'indirizzo
                          ; CS_INPUT_PORTS (80000000h)
SB R28,(R27)00h         ; scrive il byte appena letto dalla porta in
                          ; input abilitata in quel momento all'indirizzo
                          ; di memoria precedentemente preparato in R27

RFE                     ; ritorna dall'interruzione
```


Interfacciamento RAM_H



Interfacciamento RAM_L



Interfacciamento EPROM



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.