


Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
21 Dicembre 2018

Esercizio 1

Il testo dell'esame richiede di progettare un sistema basato sul DLX e un dispositivo di *watchdog timer* programmabile. Tale dispositivo, deve eseguire un conteggio, di durata programmabile, e inviare una richiesta di interruzione a metà di tale conteggio per disattivare e far ripartire un nuovo conteggio. Se il watchdog non è riavviato prima della fine del ciclo di conteggio deve essere asserito, per almeno tre cicli di clock, il segnale **TIME_OUT** di una rete (già progettata, e mostrata in figura) che causerà l'inizializzazione dell'intero sistema. Il watchdog timer, deve poter essere disabilitabile e programmabile, in termini di ciclo di conteggio della durata massima di 4 sec, mediante opportuni comandi software. Il clock CK del DLX è pari a 1 GHz.



Dispositivi e segnali presenti nel sistema.

Dispositivi di memoria:

RAM	mappata da 80000000h:FFFFFFFFh, 4 banchi da 512 MB
EPROM_H	mappata da 20000000h:2FFFFFFFFh, 4 banchi da 64 MB
EPROM_L	mappata da 00000000h:1FFFFFFFFh, 4 banchi da 128 MB

Porte di input, output e altri chip-select e/o segnali:

CS_ENABLE_WATCHDOG	mappato a 40000000h
CS_RESET_WATCHDOG	mappato a 40000001h
CS_SET_RANGE	mappato a 40000004h

Segnali di decodifica di memorie, periferiche e segnali:


CS_RAM_0	= BA31·BE0	
CS_RAM_1	= BA31·BE1	
CS_RAM_2	= BA31·BE2	
CS_RAM_3	= BA31·BE3	
CS_ENABLE_WATCHDOG	= BA31*·BA30·BA2*·BE0	mappato a 40000000h
CS_RESET_WATCHDOG	= BA31*·BA30·BA2*·BE1·MEMWR	mappato a 40000001h
CS_SET_RANGE	= BA31*·BA30·BA2	mappato a 40000004h
CS_EEPROM_H_0	= BA31*·BA30*·BA29·BE0	
CS_EEPROM_H_1	= BA31*·BA30*·BA29·BE1	
CS_EEPROM_H_2	= BA31*·BA30*·BA29·BE2	
CS_EEPROM_H_3	= BA31*·BA30*·BA29·BE3	
CS_EEPROM_L_0	= BA31*·BA30*·BA29*·BE0	
CS_EEPROM_L_1	= BA31*·BA30*·BA29*·BE1	
CS_EEPROM_L_2	= BA31*·BA30*·BA29*·BE2	
CS_EEPROM_L_3	= BA31*·BA30*·BA29*·BE3	

Si noti che, sebbene non sia riportato nella traccia, sarebbe opportuno sincronizzare sempre i segnali di reset con il clock del DLX mediante dei FFD.


Al fine di poter eseguire il conteggio massimo di 4 sec richiesto dal watchdog si utilizza un contatore a 32 bit, con segnale di EN sempre asserito. Il contatore è inizializzato mediante il comando A_RES.





La rete seguente consente di abilitare e disabilitare il watchdog (che è disabilitato all'avvio).





Per poter memorizzare la base di conteggio, mediante una scrittura a 32 bit all'indirizzo **CS_SET_RANGE**, si utilizzano 32 FFD. Si osservi che la inizializzazione dei FFD è superflua. Dal valore a 32 bit memorizzato nei 32 FFD sarà possibile anche derivare l'ammontare di cicli di clock necessari per inviare l'interrupt al DLX, pari al valore memorizzato nei FFD diviso per 2 come da specifica del testo.



Mediante due comparatori a 32 è possibile sintetizzare i due segnali **WATCHDOG_WARNING** e **WATCHDOG_RESET** che codificano, rispettivamente, la necessità di avvisare il DLX mediante un interrupt che il conteggio ha raggiunto il valore $T/2$ e per attivare la procedura di reset dell'intero sistema. Ovviamente, il comparatore utilizzato per **WATCHDOG_WARNING** potrebbe essere a 31 bit.



In seguito sono riportate le reti che generano il segnale di interrupt inviato al DLX e il segnale che codifica la necessità di eseguire un reset denominati, rispettivamente, **INT_DLX** e **RESET_START**.



Il codice che abilita e programma il watchdog per T=1 sec è mostrato in seguito. Si suppone che tale codice sia una procedura chiamata da altro codice (pertanto, ritorna con JR R31)

```
00001000: LHI    R25,4000h           ; prepara indirizzo 40000000h
00001004: SH     R0,R25(0)           ; disabilita WD e resetta counter
00001008: LHI    R26,3B9Ah          ; Predispone il range per T = 1 sec
0000100C: ADDU   R26,R26,c9FFh       ; T = 10^9-110 = 3B9AC9FFh clock
00001020: SW     R26,R25(4)         ; imposta conteggio a CS_SET_RANGE
00001024: ADDI   R27,R0,1           ; imposta registro R27 a 1
00001028: SH     R27,R25(0)         ; abilita watchdog e resetta counter
0000102C: JR     R31                ; ritorna dalla procedura
```


Il codice dell' *interrupt handler* è il seguente:

```
00000000: ADDI   R28,R0,1000h       ; prepara indirizzo 00001000h
00000004: JAL    R28                ; esegue codice mostrato sopra
00000008: RFE                                ; ritorna dall'interrupt
```


Si osservi che nell' *interrupt handler*, se il registro che contiene il range è stato precedentemente impostato al valore desiderato, le tre istruzioni seguenti non sono necessarie.

```
    LHI    R26,3B9Ah          ; Predispone il range per T = 1 sec
    ADDU   R26,R26,c9FFh       ; T = 10^9-110 = 3B9AC9FFh clock
    SW     R26,R25(4)         ; imposta conteggio a CS_SET_RANGE
```


Interfacciamento RAM



Interfacciamento EPROM_H



Interfacciamento EPROM_L



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.