

Esame di Calcolatori Elettronici T

21 Dicembre 2018 (Ing. Informatica)

Esercizio 1

Si progetti un *watchdog timer* per sistema basato sul processore DLX a **1 GHz** dotato di **768 MB di EPROM** mappata negli indirizzi bassi e **2 GB di RAM** mappata negli indirizzi alti. Il dispositivo watchdog, inizialmente non abilitato, una volta in funzione deve **resettare l'intero sistema se non è riavviato entro un tempo T** programmabile via software, ma che **non può superare i 4 sec.** Il DLX deve essere avvisato dell'imminente reset del sistema **quando rimane un tempo pari a T/2** e attivare di conseguenza la procedura di riavvio del watchdog mediante opportune istruzioni. Fintantoché il watchdog è abilitato, la procedura appena descritta deve essere ripetuta continuamente. Si assuma che la "**Rete di RESET**" (già progettata e mostrata in figura), che asserisce il segnale di **RESET** dell'intero sistema, attivi tale procedura se riceve sul proprio ingresso **TIME_OUT** un valore logico 1 per almeno **3 clock consecutivi**.



- **Per prima cosa, descrivere sinteticamente la soluzione** che s'intende realizzare e indicare **chiaramente quali sono i segnali di chip-select**
- Progettare il sistema, **minimizzando le risorse necessarie**
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- **Scrivere il codice che consente di abilitare e programmare il watchdog con T=1 sec e il codice dell'interrupt handler che consente il riavvio del watchdog con la medesima programmazione (i.e., T = 1 sec)**
- Si faccia l'ipotesi che i registri da R25 a R29 possano essere utilizzati senza la necessità di doverli ripristinare durante l'esecuzione degli interrupt handler