

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
16 Gennaio 2019

Esercizio 1

Nell'esercizio è necessario gestire i trasferimenti da una porta in INPUT e dei trasferimenti (contemporanei) verso le porte in OUTPUT che risultano pronte tra le 4 presenti nel sistema.

Il trasferimento verso le porte in OUTPUT può avvenire solo quando almeno due porte sono pronte. Inoltre, tale trasferimento non deve avvenire se, dall'avvio non è mai stato eseguita almeno una lettura dalla porta in INPUT.

Dispositivi e segnali presenti nel sistema.

Dispositivi di memoria:

RAM_H	mappata da E0000000h:FFFFFFFFh, 4 banchi da 128 MB
RAM_L	mappata da C0000000h:FFFFFFFFh, 4 banchi da 128 MB
EPROM	mappata da 00000000h:1FFFFFFFFh, 4 banchi da 128 MB

Porte di input, output e altri chip-select e/o segnali:

CS_INPUT_PORT	mappato a 80000000h
CS_OUTPUT_PORT	mappato a 80000001h
CS_READ_INPUT_STATUS	mappato a 80000002h
CS_READ_OUTPUT_STATUS	mappato a 80000003h

Segnali di decodifica di memorie, periferiche e segnali:

CS_RAM_H_0	= BA31 · BA30 · BA29 · BE0
CS_RAM_H_1	= BA31 · BA30 · BA29 · BE1
CS_RAM_H_2	= BA31 · BA30 · BA29 · BE2
CS_RAM_H_3	= BA31 · BA30 · BA29 · BE3

CS_RAM_L_0	= BA31 · BA30 · BA29* · BE0
CS_RAM_L_1	= BA31 · BA30 · BA29* · BE1
CS_RAM_L_2	= BA31 · BA30 · BA29* · BE2
CS_RAM_L_3	= BA31 · BA30 · BA29* · BE3

CS_INPUT_PORT	= BA31 · BA30* · BE0	mappato a 80000000h
CS_OUTPUT_PORT	= BA31 · BA30* · BE1	mappato a 80000001h
CS_READ_INPUT_STATUS	= BA31 · BA30* · BE2 · MEMRD	mappato a 80000002h
CS_READ_OUTPUT_STATUS	= BA31 · BA30* · BE3 · MEMRD	mappato a 80000003h


CS_EPROM_0	= BA31* · BE0
CS_EPROM_1	= BA31* · BE1
CS_EPROM_2	= BA31* · BE2
CS_EPROM_3	= BA31* · BE3

Nel sistema sono presenti 4 porte in output, denominate `OUTPUT_PORT_i` con $i = 0,1,2,3$, e una porta in input denominata `INPUT_PORT`.
 Ciascuna di queste porte, comunica con l'esterno mediante il protocollo di *handshake*, e genera un interrupt. Per la porta in INPUT esso sarà denominato `INT_INPUT` mentre per le porte in OUTPUT sarà `INT_OUTPUT_i` con $i = 0,1,2,3$.

Il segnale **ALMENO_DUE** codifica se ci sono almeno due porte in OUTPUT pronte per eseguire un trasferimento.

$$\begin{aligned} \text{ALMENO_DUE} = & \text{INT_OUTPUT_0} \cdot \text{INT_OUTPUT_1} + \text{INT_OUTPUT_0} \cdot \text{INT_OUTPUT_2} + \\ & \text{INT_OUTPUT_0} \cdot \text{INT_OUTPUT_3} + \text{INT_OUTPUT_1} \cdot \text{INT_OUTPUT_2} + \\ & \text{INT_OUTPUT_1} \cdot \text{INT_OUTPUT_3} + \text{INT_OUTPUT_2} \cdot \text{INT_OUTPUT_3} \end{aligned}$$


La rete seguente avrà uscita 0 fintantoché non è eseguita una lettura dalla porta in input.




Pertanto, il segnale di interrupt inviato al DLX risulta:

$$\text{INT_DLX} = \text{INT_INPUT} + \text{ENABLE_OUTPUT} \cdot \text{ALMENO_DUE}$$


Nel sistema è presente una unica porta in INPUT




Per velocizzare l'esecuzione dell'interrupt handler, ogni dato letto dalla porta in INPUT è memorizzato in 8 FFD mediante la rete seguente:



Nel sistema sono presenti quattro porte in OUTPUT, $i = 0,1,2,3$




Si procede al campionamento dei segnali di interrupt generati dalle porte in OUTPUT in modo da poter condizionare il segnale di CS di in base al valore di tale segnale. $i = 0,1,2,3$



Pertanto, il segnale **CS_OUTPUT_PORT_i** risulta:

$$\text{CS_OUTPUT_PORT_i} = \text{CS_OUTPUT_PORT} \cdot \text{INT_OUTPUT_C_i}$$

Al fine di poter leggere in modo affidabile lo stato delle richieste di interruzione si campionano i segnali **ENABLE_OUTPUT**·**ALMENO_DUE** e **INT_INPUT** nel modo seguente:



Il codice dell'*interrupt handler* è il seguente:

```
00000000: LHI R25,8000h           ; prepara indirizzo 80000000h
00000004: LBU R26,2(R25)          ; legge a CS_READ_INPUT_STATUS
00000008: BEQZ R26,USCITA          ; se R26==0 salta a USCITA
0000000C: LBU R27,0(R25)          ; legge a CS_INPUT_PORT
00000010: LHI R28,FFFFh           ; prepara indirizzo FFFF0000h
00000014: SB R27,0(R28)           ; scrive quanto letto da INPUT_PORT
                                ; in FFFF0000h


USCITA:
00000018: LBU R26,3(R25)          ; legge a CS_READ_OUPUT_STATUS
0000001C: BEQZ R26,FINE           ; se R26==0 salta a FINE
00000020: SB R26,1(R25)           ; scrittura dummy a CS_OUTPUT_PORT

FINE:
00000024: RFE                     ; ritorna da interrupt handler
```


La label **USCITA** vale **Ch**

La label **FINE** vale **4h**


Interfacciamento RAM_H



Interfacciamento RAM_L



Interfacciamento EPROM



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.