

Esame di Calcolatori Elettronici T

19 Dicembre 2019 (Ing. Informatica)

Esercizio 1

Progettare un sistema, basato sul processore DLX, dotato di **544 MB di EPROM** mappata agli indirizzi bassi e **2 GB di RAM** mappata agli indirizzi alti. Nel sistema è anche presente **una porta in input**, denominata **INPUT_PORT**, già progettata, che comunica con l'esterno mediante il protocollo di *handshake*.

Si desidera monitorare, mediante opportune reti logiche, il **numero N di interrupt ricevuti** da **INPUT_PORT** e il **numero D di clock durante i quali il segnale di interrupt** generato dalla stessa periferica **risulta asserito**. Il dato (*unsigned*) letto dalla porta in input dovrà essere scritto a **FFFF4000h** mentre i due parametri N e D monitorati (**modulo 2^{16}**) dovranno essere letti all'interno dell'interrupt handler e inseriti rispettivamente nei registri **R28 (N)** e **R29 (D)**. All'avvio del sistema, la procedura delineata dovrà essere abilitata senza la possibilità di essere mai disabilitata e i valori N e D posti al valore 0.

- **Per prima cosa, descrivere sinteticamente la soluzione** che s'intende realizzare e indicare **chiaramente quali sono i dispositivi utilizzati e segnali di chip-select**
- Progettare il sistema, **minimizzando le risorse necessarie ed evidenziando eventuali criticità**
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- Scrivere il codice che, dai valori monitorati, calcola il valore (intero) medio di cicli di clock durante i quali il segnale di interrupt risulta asserito
- Si faccia l'ipotesi che i registri da R20 a R27 possano essere utilizzati senza la necessità di doverli ripristinare durante l'esecuzione degli interrupt handler. I registri R28 e R29 sono riservati per essere utilizzati per le finalità del problema (vedi testo).