

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
16 Giugno 2021

Esercizio 1

L'esercizio prevede di gestire tre porte in input, eseguendo all'interno dell'*interrupt handler* un solo trasferimento, in accordo a allo schema di priorità indicato nel testo. In particolare, la priorità massima per i trasferimenti è associata alla porta A mentre quella minima alla porta C. Tuttavia, se le porte B e C risultano entrambe con interrupt asserito durante l'esecuzione dell'*interrupt handler* deve essere eseguito un (unico) trasferimento, prioritario rispetto a tutti gli altri, a 16 bit.

Dispositivi e segnali presenti nel sistema.

Dispositivi di memoria:

RAM	mappata da 80000000h:FFFFFFFFh, 4 banchi da 512 MB
EPROM_1_GB	mappata da 00000000h:3FFFFFFFFh, 4 banchi da 256 MB
EPROM_128_MB	mappata da 40000000h:47FFFFFFFFh, 4 banchi da 32 MB

Altri dispositivi e/o segnali:

CS_PORT_A	mappato a 60000000h
CS_FREEZE_INT	mappato a 60000001h (scrittura)
CS_READ_STATUS	mappato a 60000001h (lettura)
CS_PORT_B	mappato a 60000002h
CS_PORT_C	mappato a 60000003h

Segnali di decodifica di memorie, periferiche e segnali:


CS_RAM_0 = BA31·BE0
CS_RAM_1 = BA31·BE1
CS_RAM_2 = BA31·BE2
CS_RAM_3 = BA31·BE3


CS_PORT_A	= BA31*·BA30·BA29·BE0	mappato a 60000000h
CS_FREEZE_INT	= BA31*·BA30·BA29·BE1	mappato a 60000001h (write)
CS_READ_STATUS	= BA31*·BA30·BA29·MEMRD·BE1	mappato a 60000001h (read)
CS_PORT_B	= BA31*·BA30·BA29·BE2	mappato a 60000002h
CS_PORT_C	= BA31*·BA30·BA29·BE3	mappato a 60000003h

CS_EPROM_128MB_0 = BA31*·BA30·BA29*·BE0
CS_EPROM_128MB_1 = BA31*·BA30·BA29*·BE1
CS_EPROM_128MB_2 = BA31*·BA30·BA29*·BE2
CS_EPROM_128MB_3 = BA31*·BA30·BA29*·BE3

CS_EPROM_1GB_0 = BA31*·BA30*·BE0
CS_EPROM_1GB_1 = BA31*·BA30*·BE1
CS_EPROM_1GB_2 = BA31*·BA30*·BE2
CS_EPROM_1GB_3 = BA31*·BA30*·BE3

Nel sistema sono presenti tre porte in input (A, B e C) che comunicano con l'esterno mediante il protocollo di handshake.






Al pin INT del DLX è inviato il seguente segnale:


$$\text{INT (to DLX)} = \text{INT_A} + \text{INT_B} + \text{INT_C}$$

Al fine di ridurre il numero di istruzioni necessarie per identificare l'interrupt più prioritario, dopo avere campionato i segnali di interrupt dalle tre porte per le ben note ragioni associate al problema della metastabilità, si utilizza una rete combinatoria di decodifica delle priorità descritta dalla tabella della verità indicata nelle pagine successive.

Per semplicità, nella traccia di soluzione si omette la rete logica e il relativo codice per gestire correttamente la procedura di avvio del sistema.







I tre interrupt, campionati attraverso 3 FFD su opportuno comando software di scrittura, sono elaborati dalla rete combinatoria seguente definita dalla tabella della verità della pagina successiva.



Dalla tabella della verità della RC è immediato ottenere la rete logica corrispondente con uno dei metodi studiati a Reti Logiche. L'output di RC, il codice del trasferimento con priorità più elevata, potrà essere letto mediante la rete mostrata nella pagina successiva.

INT_C_S	INT_B_S	INT_A_S	TRASFERIMENTO	DEC_2	DEC_1	DEC_0
0	0	0	-	-	-	-
0	0	1	A (codice 3)	0	1	1
0	1	0	B (codice 2)	0	1	0
0	1	1	A (codice 3)	0	1	1
1	0	0	C (codice 1)	0	0	1
1	0	1	A (codice 3)	0	1	1
1	1	0	BC (codice 4)	1	0	0
1	1	1	BC (codice 4)	1	0	0



Il codice dell'*interrupt handler* che gestisce i trasferimenti dalle tre porte, in accordo alle specifiche del testo, risulta:

```
00000000 LHI    R28,F000h      ; R28 = F0000000h
00000004 LHI    R25,6000h     ; R28 = 60000000h
00000008 SB     R0,R25(0001h) ; campiona interrupt (dummy)
0000000C LBU    R26,R25(1h)   ; legge stato interrupt
00000010 SGEI   R27,R26,4h:   ; se R26>=4 R27=1 else R27=0
00000014 BNEZ   R27,TRASF_BC  ; se R27!=0 salta a TRASF_BC
00000018 SGEI   R27,R26,3h    ; se R26>=3 R27=1 else R27=0
0000001C BNEZ   R27,TRASF_A   ; se R27!=0 salta a TRASF_A
00000020 SGEI   R27,R26,2h    ; se R26>=2 R27=1 else R27=0
00000024 BNEZ   R27,TRASF_B   ; se R27!=0 salta a TRASF_B
00000028 LBU    R27,R25(3h)   ; legge da porta C
0000002C SB     R27,R28(0101h) ; scrive a F0000101h
00000030 RFE                                ; ritorna da interrupt
TRASF_BC: 00000034 LHU    R27,R25(2h) ; legge 16 bit da porte B e C
00000038 SH     R27,R28(0100hh) ; scrive 16 bit a F0000100h
0000003C RFE                                ; ritorna da interrupt
TRASF_A:  00000040 LBU    R27,R25(0h) ; legge 8 bit da porte A
00000044 SB     R27,R28(0102hh) ; scrive 16 bit a F0000102h
00000048 RFE                                ; ritorna da interrupt
TRASF_B:  0000004C LBU    R27,R25(2h) ; legge 8 bit da porte B
00000050 SB     R27,R28(0100hh) ; scrive 16 bit a F0000100h
00000054 RFE
```


I valori numerici delle tre label risultano:

TRASF_BC = 28_{10} (001Ch)


TRASF_A = 32_{10} (0020h)

TRASF_B = 36_{10} (0024h)


Interfacciamento RAM



Interfacciamento EPROM_1GB



Interfacciamento EPROM_128MB



Esercizio 2

Rif. lucidi/lezioni.

Esercizio 3

Rif. lucidi/lezioni.