

Esame di Calcolatori Elettronici T

16 Giugno 2021 (Ing. Informatica)

Esercizio 1

Progettare un sistema, basato su un processore DLX dotato di **1152 MB di EPROM** mappata agli indirizzi bassi e **2 GB di RAM** mappata agli indirizzi alti. Nel sistema sono anche presenti tre **porte in input (INPUT_PORT_A, INPUT_PORT_B e INPUT_PORT_C)**, già progettate e in grado di trasferire 8 bit mediante il protocollo di *handshake*. Durante l'esecuzione dell'interrupt handler deve essere eseguito sempre un solo trasferimento a 8 bit con questo ordine di priorità: **INPUT_PORT_A massima priorità, INPUT_PORT_C minima priorità**. Tuttavia, allorché risultino asseriti entrambi gli interrupt di **INPUT_PORT_B e INPUT_PORT_C**, deve essere **eseguito prioritariamente un singolo trasferimento contemporaneo** (ie, a 16 bit) da entrambe le porte **INPUT_PORT_B e INPUT_PORT_C**.

Assumendo sempre i dati di tipo *unsigned*: quanto letto da **INPUT_PORT_A** dovrà essere scritto a **F0000102h**, da **INPUT_PORT_B** a **F0000100h** e da **INPUT_PORT_C** a **F0000101h** indipendentemente dalla dimensione del trasferimento eseguito.

- a) **Descrivere sinteticamente la soluzione** indicando chiaramente quali sono i dispositivi utilizzati, gli indirizzi e i segnali di *chip-select*
- b) **Progettare il sistema evidenziando/gestendo eventuali criticità e** indicare le **espressioni di decodifica** e il **range di indirizzi** di tutte le periferiche, le memorie e i segnali e le connessioni di tutti i dispositivi con i bus di sistema
- c) Scrivere il **codice dell'interrupt handler** assumendo che i registri da R20 a R25 possano essere utilizzati senza la necessità di doverli ripristinare