

Esame di Calcolatori Elettronici T

12 Luglio 2023 (Ing. Informatica)

Progettare un sistema basato su un processore DLX dotato di **2 GB di EPROM** agli indirizzi bassi e **1 GB di RAM** agli indirizzi alti. Nel sistema sono presenti due porte in output denominate **OUTPUT_PORT_0** e **OUTPUT_PORT_1**. Entrambe le porte, già progettate, sono a 8 bit e comunicano con l'esterno mediante il protocollo di *handshake*.

Le due porte in output sono utilizzate in modo alternato in accordo a quanto segue. All'avvio dovranno essere abilitati unicamente i trasferimenti verso **OUTPUT_PORT_0** fintantoché il valore *signed* scritto su tale porta non sarà compreso tra **-1** e **+15** compresi. Il verificarsi di tale condizione implica che il successivo trasferimento di un byte *unsigned* dovrà essere necessariamente eseguito verso **OUTPUT_PORT_1**. Al termine di questa operazione riprenderanno i trasferimenti da **OUTPUT_PORT_0** con la modalità definita in precedenza fino all'arrivo di un numero compreso tra **-1** e **+15** compresi e così via. **L'alternanza tra le due porte dovrà essere gestita da un'opportuna rete logica; soluzioni puramente software non saranno considerate valide.**

I dati *signed* scritti in **OUTPUT_PORT_0** dovranno essere prelevati all'indirizzo **FF002000h** mentre i dati *unsigned* scritti in **OUTPUT_PORT_1** dovranno essere prelevati all'indirizzo **FF006400h**.

- a) **Descrivere sinteticamente la soluzione** indicando **chiaramente quali sono i dispositivi utilizzati, gli indirizzi e i segnali di chip-select**
- b) **Progettare il sistema** indicando le **espressioni di decodifica** e il **range di indirizzi** di tutte le periferiche, le memorie e i segnali e le connessioni di tutti i dispositivi con i bus di sistema.
- c) Si evidenzino e risolvano eventuali criticità
- d) Scrivere il **codice dell'interrupt handler** assumendo che i registri da R20 a R25 non debbano essere ripristinati.