

Esame di Calcolatori Elettronici T

7 Settembre 2023 (Ing. Informatica)

Progettare un sistema basato su un processore DLX dotato di **512 MB di EPROM** agli indirizzi bassi e **2 GB di RAM** agli indirizzi alti. Nel sistema sono anche presenti quattro porte in input denominate **INPUT_PORT_i**, con **i** compreso **tra 0 e 3**. Le porte in input, già progettate, sono a 8 bit e comunicano con l'esterno mediante il protocollo di *handshake*. Tali porte dovranno essere utilizzate in modo mutuamente esclusivo, mediante l'utilizzo di opportune reti logiche di supporto, **in accordo al seguente ciclo**, che si **ripete continuamente**: **2 dati letti consecutivamente da INPUT_PORT_0, 1 dato letto da INPUT_PORT_1, 2 dati letti consecutivamente da INPUT_PORT_2, 3 dati letti consecutivamente da INPUT_PORT_3**. Tutti i dati trasferiti sono da intendersi a 8 bit con segno e dovranno essere memorizzati all'indirizzo **80004000h**.

All'avvio del sistema, dovranno essere predisposti i trasferimenti da **INPUT_PORT_0** in accordo al ciclo di lettura indicato in precedenza.

L'alternanza tra le porte in input dovrà essere gestita da un'opportuna rete logica; soluzioni puramente software non saranno considerate valide.

- a) **Descrivere sinteticamente la soluzione** indicando **chiaramente quali sono i dispositivi utilizzati, gli indirizzi e i segnali di chip-select**
- b) **Progettare il sistema** indicando le **espressioni di decodifica** e il **range di indirizzi** di tutte le periferiche, le memorie e i segnali e le connessioni di tutti i dispositivi con i bus di sistema.
- c) Si evidenzino e risolvano eventuali criticità
- d) Scrivere il **codice dell'interrupt handler** assumendo che i registri da R20 a R25 non debbano essere ripristinati.