

Esame di Calcolatori Elettronici T

7 Febbraio 2024 (Ing. Informatica)

Esercizio

Progettare un sistema, basato su un processore DLX dotato di **2 GB di EPROM** mappata agli indirizzi bassi e **1 GB di RAM** mappata agli indirizzi alti. Nel sistema sono presenti anche due porte in input, denominate **INPUT_0** e **INPUT_1** e già progettate, ciascuna in grado di trasferire 8 bit mediante il protocollo di *handshake*.

All'avvio sono abilitati unicamente i trasferimenti da **INPUT_0**. Tuttavia, ogni volta che viene letto un valore *palindromo* attraverso **INPUT_0**, il **successivo trasferimento dati** dovrà essere a **16 bit** (coinvolgendo quindi **entrambe le porte in input**) per poi riprendere con trasferimenti a 8 bit da **INPUT_0** fino al rilevamento di un successivo trasferimento palindromo da tale porta e così via. Tutti i dati, a 8 bit o 16 bit, letti attraverso le porte in input sono di tipo *unsigned*. I dati a **8 bit** letti da **INPUT_0** vanno memorizzati a **0xFFFF0001** mentre i dati a **16 bit** letti contemporaneamente da **INPUT_0** e **INPUT_1** vanno memorizzati a **0xFFFF0002**.

Soluzioni puramente software non saranno considerate valide.

- a) **Descrivere sinteticamente la soluzione** indicando **chiaramente quali sono i dispositivi utilizzati, gli indirizzi e i segnali di *chip-select***
- b) **Progettare il sistema** indicando le **espressioni di decodifica** e il **range di indirizzi** di tutte le periferiche, le memorie e i segnali e le connessioni di tutti i dispositivi con i bus di sistema. Evidenziare eventuali criticità.
- c) Scrivere il **codice dell'interrupt handler** assumendo che i registri da R20 a R25 non debbano essere ripristinati