

Calcolatori Elettronici T
Ing. Informatica

Traccia soluzione
8 Gennaio 2025

Dispositivi e segnali presenti nel sistema.

Dispositivi di memoria:

RAM	80000000h:FFFFFFFFh, 4 banchi da 512 MB
EPROM_64_MB	60000000h:63FFFFFFh, 4 banchi da 16 MB
EPROM_512_MB	40000000h:5FFFFFFFh, 4 banchi da 128 MB
EPROM_1GB	00000000h:3FFFFFFFh, 4 banchi da 256 MB


Porte di input, output e altri chip-select e/o segnali:

CS_INPUT	70000000/1h
RESET_P	70000002h


Segnali di decodifica di memorie, periferiche e segnali:

CS_RAM_0	= BA31·BE0
CS_RAM_1	= BA31·BE1
CS_RAM_2	= BA31·BE2
CS_RAM_3	= BA31·BE3
CS_INPUT	= BA31*·BA30·BA29·BA28·BE0·BE1
RESET_P	= BA31*·BA30·BA29·BA28·BE2·MEMWR
CS_EPROM_64MB_0	= BA31*·BA30·BA29·BA28*·BE0
CS_EPROM_64MB_1	= BA31*·BA30·BA29·BA28*·BE1
CS_EPROM_64MB_2	= BA31*·BA30·BA29·BA28*·BE2
CS_EPROM_64MB_3	= BA31*·BA30·BA29·BA28*·BE3
CS_EPROM_512MB_0	= BA31*·BA30·BA29*·BE0
CS_EPROM_512MB_1	= BA31*·BA30·BA29*·BE1
CS_EPROM_512MB_2	= BA31*·BA30·BA29*·BE2
CS_EPROM_512MB_3	= BA31*·BA30·BA29*·BE3
CS_EPROM_1GB_0	= BA31*·BA30*·BE0
CS_EPROM_1GB_1	= BA31*·BA30*·BE1
CS_EPROM_1GB_2	= BA31*·BA30*·BE2
CS_EPROM_1GB_3	= BA31*·BA30*·BE3


Nel sistema sono presenti due porte in input, **INPUT_PORT_A** e **INPUT_PORT_B**, attive sempre contemporaneamente per eseguire trasferimenti a 16 bit. I dati letti dalle due porte dovranno essere inviati sul bus dati **BD[15..0]** in accordo alle modalità previste dal testo e mostrate in seguito.




Nel sistema è anche presente una porta in output, nella quale dovrà essere inviato il dato letto dalla porta A quando la porta in output è in grado di eseguire un trasferimento. Tale evenienza è codificata dal segnale **OUTPUT_PORT_READY**, ottenuto come indicato in seguito:



Infine, è presente un pulsante P che condiziona le connessioni delle due porte in input al bus dati **BD[15..0]** in funzione del segnale **SWITCH_BUS** definito come segue:



Se **SWITCH_BUS** è asserito **INPUT_PORT_A** sarà connessa a **BD[15..8]** (e **INPUT_PORT_B** a **BD[7..0]**) mentre se **SWITCH_BUS** non è asserito **INPUT_PORT_A** sarà connessa a **BD[7..0]** (e **INPUT_PORT_B** a **BD[15..8]**), come mostrato nella slide successiva.




Il segnale di interrupt inviato al DLX risulta: `INT_DLX = INT_INPUT_A · INT_INPUT_B`


Codice dell'*interrupt handler* (si omette per semplicità rete/procedura di avvio perché non strettamente necessaria per le specifiche finalità del problema oggetto della prova):

```
00000000: LHI  R20,0x7000          ; R20 = 70000000h
00000004: LHU  R21,0x0000(R20)      ; legge 16 bit dalle porte in input
00000008: SB   R0, 0x0002(R20)      ; reset di P_PREMUTO, se SWITCH_BUS=1
0000000C: LHI  R20,0x8000          ; R20 = 80000000h
00000010: SH   R21,0x0004(R20)      ; scrive i 16 bit letti a 80000004h
00000014: RFE
```


Interfacciamento RAM



Interfacciamento EPROM_1GB



Interfacciamento EPROM_512MB



Interfacciamento EPROM_64MB

