

Esame di Calcolatori Elettronici T

12 Febbraio 2025 (Ing. Informatica)

Esercizio 1

Progettare un sistema, basato su un processore DLX dotato di **2 GB di EPROM** mappata agli indirizzi bassi e **1 GB di RAM** mappata agli indirizzi alti.

Nel sistema sono presenti una porta in input (**INPUT_PORT**) e due porte in output (**OUTPUT_PORT_0** e **OUTPUT_PORT_1**), già progettate e ciascuna in grado di trasferire 8 bit utilizzando il protocollo di *handshake*. Le **due porte in output** dovranno essere **utilizzate solo contemporaneamente, quando possibile**, per eseguire **trasferimenti a 16 bit** con la modalità descritta in seguito.

Il byte *unsigned* letto da **INPUT_PORT** dovrà essere sempre memorizzato come *half-word unsigned* all'indirizzo **FF000008h**. Inoltre, **durante ogni terzo trasferimento** da **INPUT_PORT**, il dato letto dalla porta in input **moltiplicato per 8** dovrà essere **trasferito, quando tale operazione è possibile durante lo stesso ciclo di bus**, come valore *unsigned* a 16 bit verso le due porte in output.

Soluzioni che non prevedono un trasferimento contemporaneo dalle porte non saranno considerate valide.

- a) **Descrivere sinteticamente la soluzione** indicando **chiaramente quali sono i dispositivi utilizzati, gli indirizzi e i segnali di *chip-select***
- b) **Progettare il sistema** indicando le **espressioni di decodifica** e il **range di indirizzi** di tutte le periferiche, le memorie e i segnali e le connessioni di tutti i dispositivi con i bus di sistema. Evidenziare eventuali criticità.
- c) Scrivere il **codice dell'interrupt handler** assumendo che i registri da R20 a R25 non debbano essere ripristinati