

《计算机硬件技术基础》考试试卷（B 卷）参考答案

考试形式： 闭卷 考试时间： 120 分钟 满分： 100 分。

题 号	一	二	三	四	五	六	七	总 分
得 分								
评阅人								

注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。

2、密封线左边请勿答题，密封线外不得有姓名及相关标记。

得分

一、选择题（共 15 小题，每小题 1 分，共 15 分）

下列每小题提供的三个答案中，只有一个正确。请选择正确答案的编号（A、B 或 C）填入下表。

题号	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
答案	C	A	B	C	B	B	A	A	A	C	B	A	B	C	C

1. 以下关于 MCS-51 系列单片机的说法，正确的是_____。

- A. MCS-51 单片机采用程序和数据共存的存储结构
 B. 与 PC 相同，MCS-51 单片机也支持隔离 I/O 端口编址方式
 C. MCS-51 外扩片外存储器或 I/O 接口时，P0 口提供 8 位数据线

2. 利用容量为 $4K \times 2\text{bit}$ 的 SRAM 芯片构成从 A4000H 到 B3FFFH 的内存，用这样的芯片需要_____。

- A. 64 片 B. 32 片 C. 16 片

3. 采用中断方式和 DMA 方式实现输入/输出的共同特点是：I/O 操作均由_____。

- A. 硬件完成 B. 硬件引发 C. 软件完成

4. 在总线信号的分类中，基本信息总线是指地址总线（AB）、数据总线（DB）和_____线。

- A. 总线请求 B. 中断请求 C. 读/写控制

5. 当使用存储单元数不足存储器容量的芯片构成内存系统时，必须进行_____。

- A. 位扩展 B. 字扩展 C. 字、位全扩展

6. Pentium 总线周期定义信号 $\overline{D/C}$ 、 $\overline{M/\overline{IO}}$ 和 $\overline{W/R}$ 的状态为 1、0 和 0 时, 表明处理器当前执行的是_____操作。

- A. 存储器读 B. I/O 读 C. I/O 写

7. “菊花链”总线仲裁相比于并行总线仲裁, 具有_____的特点。

- A. 简单、易扩充 B. 简单、响应速度快 C. 简单、可靠

8. 某微机接口电路中, 要设置 8 个只读寄存器、6 个只写寄存器和 4 个可读可写寄存器, 一般应为它至少提供_____个端口地址。

- A. 12 B. 14 C. 18

9. 在 8086 微机的中断服务程序中, 为了允许中断嵌套, 通常在完成现场保护、开始中断处理前会调用_____函数。

- A. enable() B. outportb(0x20,0x20) C. disable()

10. 当 8253/8254 工作在方式 1 时, 门控信号 GATE 从高变为低电平后, 对计数器的影响是_____。

- A. 重新触发计数 B. 暂停现行计数工作
C. 不影响本次计数

11. 某一应用系统中采用 8254 的计数器 1 作频率发生器, 计数器 1 的计数时钟频率为 1.2775MHz, 欲使它输出一个频率为 2500Hz 的信号, 则在初始化时, 送到计数器 1 的计数初值应为_____。

- A. 0x00ff B. 0x01ff C. 0x02ff

12. 8255 有三种可编程设置的工作于方式: 方式 0、方式 1 和方式 2, 但 A、B 和 C 三个并口中实际只有_____支持这三种工作方式。

- A. A 口 B. B 口 C. C 口

13. 若要在 MCS-51 单片机中使用 8 段数码管扩展 8 位动态数字显示, 需用_____个并行 I/O 口构成。

- A. 1 B. 2 C. 1 或 2

14. 当 ADC 的分辨率 (位数) 大于 CPU 数据总线的位数时, 在 ADC 数据输出与 CPU 之间应采用_____级数据缓存器结构, 来输入 A/D 转换结果。

- A. 0 B. 1 C. 2 或多

15. 若要在 MCS-51 中扩展一片 DAC0832 构成 1 路模拟输出通道, 最简单的方法是让 DAC0832 工作于_____方式, 而用 MCS-51 的某个并行 I/O 口作数据寄存器。

- A. 单缓冲 B. 双缓冲 C. 直通

专业: _____
 年级: _____
 学院: _____
 姓名: _____
 学号: _____

得分

二、对错判断题（共 15 小题，每小题 1 分，共 15 分）

下列每种说法，有的对，有的错，对的打“√”，错的打“×”。将正确答案填入下表。

题号	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
答案	√	√	√	√	×	√	√	×	√	×	×	×	×	×	×

1. 微型计算机工作的过程本质上就是执行一个特定指令序列的过程。而每执行一条指令都包括取指令、分析指令和执行指令三个阶段。
2. I/O 设备是微机系统（或微机应用系统）的基本组成部分，但它们不能直接与 CPU 相连，需要通过接口才能相连。
3. 并串行二维总线仲裁的特点是：主控器分组，组内使用串行仲裁，而组间使用并行仲裁。
4. MCS-51 单片机提供了 2 个外部中断请求信号 INT0 和 INT1，它们均可通过编程设置为边沿触发或电平触发。
5. 任何微机接口电路，都具有数据缓存、寻址和数据变换三个基本功能。
6. 就接口与 CPU 之间的通信来说，无论并行接口还是串行接口，均以并行方式传送数据。
7. 各种存储器芯片都有地址线、数据线、片选线和读/写控制线 4 类外部引脚，其中地址线的位数决定了该芯片存储单元的个数。
8. PC 系统总线上的控制信号 $\overline{\text{MEMR}}$ 和 $\overline{\text{MEMW}}$ 的作用是控制 I/O 操作的类型，它们不允许同时有效。
9. 总线握手的作用是在主模块取得总线占用权之后，确保主模块和从模块之间实现正确的寻址和可靠的传数。
10. 8255 方式 0 是一种基本的 I/O 方式，它既不支持中断式输入/输出，也不支持有条件的应答式输入/输出。
11. 8254 处于计数过程时，CPU 对它装入新的计数初值，其结果将立即改变当前的计数过程。
12. 利用 MCS-51 的并行 I/O 口扩展非编码键盘时，只能采用行/列扫描法，不能采用线反转法。
13. 若用 ADC0809 构成多路模拟信号采集系统，必须使用地址线通过译码，经过内部的八通道模拟多路开关选择输入模拟信号的通道。
14. 对于直接输出的是电流信号的 DAC 来说，若要得到电压输出，需在电流输出端外加一级反向跟随运算电路。
15. DAC1210 是 12 位的 D/A 转换器，虽然其内含多级数据寄存器，但是与 8 位 CPU 接口时仍需外加接口芯片。

得分

三、作业重做（共 18 分）

1.（6 分）某微机系统的存储器地址空间为 A8000H~BFFFFH，若采用 8K×1 位的 SRAM 芯片构成，回答以下问题：

- （1）（2 分）系统存储容量为多少；
- （2）（2 分）组成该存储系统共需该类芯片多少个；
- （3）（2 分）整个系统应分为多少个芯片组。

解：（1）系统存储容量= BFFFFH - A8000H + 1=18000H（B）=96（KB）

$$\text{（2）所需芯片} = \frac{\text{存储总容量}}{\text{芯片容量}} = \frac{96 \text{ K} \times 8 \text{ 位}}{8 \text{ K} \times 1 \text{ 位}} = 96 \text{（个）}$$

（3）该芯片字长不足 8 位，应以 8 个芯片为一组构成字节单元。所以，96 个芯片应分为 96/8=12 个芯片组。

2.（6 分）为什么输入接口的数据缓冲寄存器必须有三态输出功能，而输出接口的却不需要？

解：输入接口的数据缓冲寄存器的输出端是直接接在数据总线上的，如果数据寄存器没有三态输出功能，则无论数据寄存器被寻中还是未被寻中，其数据都会被送上数据总线；若此时总线上真正要传送的数据与该输入缓存器的内容不一致时，就会发生总线冲突。所以输入接口的数据缓冲寄存器必须有三态输出功能，以便接口未被寻中时，其输出端处于高阻态而与总线隔离。

对于输出接口来说，是输入端与数据总线相连，而输出端是与外设相连，因此其输出不影响总线状态，所以输出接口的数据缓存器无需有三态输出功能。

3.（6 分）已知 PC 机系统中某接口板的板地址译码电路如图 T.1 所示。现希望该板的地址范围为 0x280~0x287，请确定 DIP 开关各位的状态（打开或闭合）。（要求给出分析过程）

解：先列出地址位分配表如下：

地址	A ₉	A ₈	A ₇ A ₆	A ₅	A ₄	A ₃	A ₂ A ₁ A ₀
0280h~0287h	1	0	1 0	0 0	0 0	0	000~111

据此可知，要使该板的地址范围为 0280~0287h，应有 Q₆Q₅Q₄Q₃Q₂Q₁Q₀=1010000，即 DIP 开关各位的状态应为：

DIP ₀	DIP ₁	DIP ₂	DIP ₃	DIP ₄	DIP ₅
闭合	闭合	闭合	闭合	断开	闭合




图 T.1 板选译码电路

得分

四、实验重做（20 分）

下面是某同学做ADC应用实验时设计的ADC接口电路（图T.2）和相应的接口驱动程序。接口的工作原理是：通过写操作在ALE和START控制端产生正脉冲同时选择通道和启动A/D转换；一旦转换结束，利用EOC从低到高的跳变，通过IRQ₇向CPU发中断请求；通过读操作在OE控制端产生正脉冲，ADC0809将结果送至数据线上。他希望用中断方式连续采集100个V_i数据，并将采集的结果存放在从BUF开始的内存缓冲区中。

但硬件和程序设计好后，通过调试总是得不到正确的结果。现已知PC系统中中断结束命令字和中断屏蔽字的端口地址分别为0x20和0x21，系统IRQ₀~IRQ₇对应的向量号为0x08~0x0f，中断请求采用边沿触发，中断屏蔽字格式如图T.3所示。假定元器件和连线可靠性都没问题，硬件和程序中分别各有5处错误，希望你能帮他找出硬件和程序中存在的错误，说明错误原因，并给予纠正。




图 T.2 ADC0809 与 CPU 的接口

IRQ ₇	IRQ ₆	IRQ ₅	IRQ ₄	IRQ ₃	IRQ ₂	IRQ ₁	IRQ ₀
------------------	------------------	------------------	------------------	------------------	------------------	------------------	------------------

IRQ_n = { 0 开中断
 1 关中断

图 T.3 中断屏蔽字格式

```

#include "stdio.h"

#include "dos.h"

#define cs0809  0x1b0                                /* 定义0809基地址 */
#define IRQ7    0x0e                                6.IRQ7对应的中断向量号为0x0f, 应改为0x0f

void interrupt handler(void);                        /* 定义中断处理程序 */

unsigned char buf[100],count=0;

main(){
    unsigned char temp;
    void interrupt (*oldhandler)(void);
    disable();                                       /* 关中断 */
    oldhandler = getvect(IRQ7);                    /* 保存系统中断向量 */
    setvect(IRQ7, handler);                         /* 设置新的中断向量 */
    temp=inportb(0x21);                             /* 读取系统中断屏蔽字 */
    outportb(0x21,temp&0xbf);                       /* 设置新的中断屏蔽字,开IRQ7中断 */
    outportb(cs0809,0);                             /* 启动A/D转换 */
    disable();                                     8. 此处应开系统中断, 应将disable()改为enable()
    while(count<0x100);                             9. 0x100对应十进制数为256, 应改为100或0x64
    setvect(IRQ7, oldhandler);                       /* 恢复原系统中断向量和中断屏蔽字 */
    outportb(0x21,temp);
}

void interrupt handler(){                            /* 中断服务程序 */
    buf[count]=inportb(cs0809);
    count++;
    if(count>100);                                10. 此处应是未采集完启动A/D转换, 应改为count < 100
        outportb(cs0809,0x03);                     /* 启动下一次A/D转换 */
    outportb(0x20,0x20);                             /* 发中断结束命令 */
}

```

专业:

年级:

学院:

姓名:

学号:

得分

五、PC 应用题 (14 分)

某定时系统部分连接图如图 T.4 所示, 现希望实现以下延时控制: 当某一外部事件发生时 (给出一正跳变信号), 1s 后向主机申请中断。回答问题:




图 T.4 8254 延时控制电路




图 T.5 8253/8254 控制字格式

(1) (6 分) 假定分配给 8254 的端口地址范围为 0x3c8~0x3cb, 画出地址位分配图, 完成图中译码电路设计 (允许增加必要的门电路)。

解: 先列出地址位分配表如下:

地址	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁ A ₀
0x3c8~0x3cb	1	1	1	1	0	0	1	0	00~11

这时可用 A₄、A₃ 和 A₂ 作译码输入, A₉~A₅ 作译码使能信号, 译码电路可如图 T.4 所示。

(2) (4 分) 试分析 8254 应采用哪种工作方式。假定有一 1.19MHz 的时钟可用, 说明具体实现方法, 在图中画出连接示意图;

解: 这时 8254 应采用方式 1 工作, 利用外部事件发生时产生的正跳变信号作方式 1 计数的触发信号。此题输入时钟为 1.19MHz, 要实现 1s 定时, 超出了 1 个通道的计数范围, 所以需用一个通道分频。假定用通道 1 分频, 通道 0 定时, 原理示意如图 T.4 所示。

(3) (4 分) 已知 8254 控制字如图 T.5 所示, 编写能实现上述功能的 8254 初始化函数 init_8254()。

通道 1 计数初值=1.19MHz / 1kHz=1190; 通道 0 计数初值=1s / 1ms=1000。

```
init_8254(){
    outportb(0x3cb,0x77); /* 通道 1 方式 3, BCD 计数 */
    outportb(0x3c9,0x90); /* 写通道 1 计数值低字节 */
    outportb(0x3c9,0x11); /* 写通道 1 计数值高字节 */
    outportb(0x3cb,0x23); /* 通道 0 方式 1, BCD 计数, 只读写高字节 */
    outportb(0x3c8,0x10); /* 写通道 0 计数值高字节 */
}
```

得分

六、单片机应用（8 分，每空 1 分）

图 T.6 所示为某同学实验时设计的一个开关检测与状态指示电路。单片机的 P1.2~P1.0 接开关状态，P2.7 接一负脉冲源；P0 口输出，接一共阴极 8 段 LED 显示器。

表 T.1 题六表

开关状态 K2 K1 K0	LED 显示
闭 闭 闭	0
闭 闭 开	1
闭 开 闭	2
闭 开 开	3
开 闭 闭	4
开 闭 开	5
开 开 闭	6
开 开 开	7




图 T.6 开关检测与状态指示电路

下列程序实现以下功能：当自复按钮 K 按下时，输入开关状态，按表 T.1 给出规律通过 P0 口控制 LED 显示器显示开关状态，然后重复上述过程，直至 K₂K₁K₀ 同时闭合时，结束检测退出程序。试根据程序中提示，将程序补充完整。

```
#include <reg52.h>
#define uchar unsigned char
sbit BF=P2^7;                                     //定义自复按钮 K 位状态
// 定义“0~7”8 个数字键共阴极显示段码表
uchar code SegCode[]={① 0x3f, 0x06, 0x5b, 0x4f, 0x66, 0x6d, 0x7d, 0x07};

void main(){
    uchar KeyStatus;
    ② BF=1/ P2=1xxxxxxx;                          // 置 P2.7 输入
    ③ P1=xxxxx111b;                                // 置 P1.2~P1.0 输入
    while(1){
        while(④ BF/BF==1 _____);              // 自复按钮 K 未按下等待
        KeyStatus =⑤ P1 / P1&0x07;                  // 输入开关状态
        ⑥ P0 = SegCode[⑦ KeyStatus&0x07 / KeyStatus]; // 显示开关状态
        if(⑧ !(KeyStatus&0x07) / !KeyStatus) break; // K2K1K0 同时闭合时退出
    }
}
```

得分

七、计算思维能力考核（10 分）

已知 JK 触发器的管脚和真值分别如表 T.2 和图 T.7 所示。图中，J、K 是数据输入端；Q 是数据输出端；CLK 是时钟输入端，上升沿触发； $\overline{\text{PRN}}$ 是置位输入端，低电平有效； $\overline{\text{CLRn}}$ 是复位输入端，低电平有效。设计一个测试 JK 触发器好坏的软硬件方案。要求：

表 T.2 JK 触发器真值表

J	K	CLK	$\overline{\text{PRN}}$	$\overline{\text{CLRn}}$	Q^{n+1}
×	×	×	0	1	1
×	×	×	1	0	0
0	0	↑	1	1	Q^n
0	1	↑	1	1	0
1	0	↑	1	1	1
1	1	↑	1	1	$\overline{Q^n}$




图 T.7 JK 触发器

- (1) 根据表 T.2 给出的真值表，分析说明要判断 JK 触发器好坏，需进行哪些测试；

(2) 在（1）基础上，选择 PC 或 MCS-51 为处理器，设计能测试 JK 触发器功能好坏并显示良/故状态的接口电路，画出原理示意图（所用接口可用方框图表示）；

(3) 在设计好测试接口电路基础上，设计测试算法或测试程序流程。

【评分标准】此题无标准参考答案，按以下标准评分：

- 1.说明要进行复位、置位和 JK=00、01、10 和 11 四种写测试，得 2 分；

2.可用单片机并口作输入/输出口和控制口，也可用 8255 或简单并口实现。硬件方案正确，得 4 分；

3.根据硬件方案说明测试思想（完成 6 种测试），算法或测试流程正确，得 4 分。
- 其他酌情得分。

