

Tarea 2: ejertitación para parcial

Cortesini Perez Luciano Tomas

Mayo 2026

1. Consigna

- Obtener la mínima expresión booleana.
- Simular en falstad, (o cualquier simulador).
- Describir en verilog.
- Presentar la descripción.
- Capturar imagen del RTL.
- Capturar la simulación temporal.

2. Ejercicio 1

$$F(x, y, z) = \sum(2, 3, 4, 5)$$

2.1. Expresión mínima

$\begin{array}{c} z \\ \swarrow \searrow \\ xy \end{array}$	0	1
00		
01	1	1
11		
10	1	1

Figura 1: Mapa de Karnaugh para la función

$$F(x, y, z) = x\bar{y} + \bar{x}y$$

2.2. Simulación en Falstad




Figura 2: Simulación de la función en Falstad

2.3. Descripción en Verilog

```
module ej1 (  
    input x,  
    input y,  
    input z,  
    output F  
);  
  
assign F = x & ~y | ~x & y;  
  
endmodule
```

2.4. Captura del RTL




Figura 3: Captura del RTL en Xilinx

3. Ejercicio 2

$$F(x, y, z) = \sum(1, 2, 3, 5, 6, 7)$$

3.1. Expresión mínima

$z \backslash y$	0	1
00		1
01	1	1
11	1	1
10		1

Figura 4: Mapa de Karnaugh para la función

$$F(x, y, z) = y + z$$

3.2. Simulación en Falstad




Figura 5: Simulación de la función en Falstad

3.3. Descripción en Verilog

```
module ej2 (  
    input x,  
    input y,  
    input z,  
    output F  
);  
  
assign F = y | z;  
  
endmodule
```

3.4. Captura del RTL




Figura 6: Captura del RTL en Xilinx

4. Ejercicio 3

$$F(x, y, z) = \sum(0, 2, 4, 6)$$

4.1. Expresión mínima

z xy	0	1
00	1	
01	1	
11	1	
10	1	

Figura 7: Mapa de Karnaugh para la función

$$F(x, y, z) = \bar{z}$$

4.2. Simulación en Falstad




Figura 8: Simulación de la función en Falstad

4.3. Descripción en Verilog

```
module ej3 (  
    input x,  
    input y,  
    input z,  
    output F  
);  
  
assign F = ~z;  
  
endmodule
```

4.4. Captura del RTL




Figura 9: Captura del RTL en Xilinx

5. Ejercicio 4

$$F(x, y, z) = \sum(3, 4, 5, 6, 7)$$

5.1. Expresión mínima

$z \backslash y$	0	1
00		
01		1
11	1	1
10	1	1

Figura 10: Mapa de Karnaugh para la función

$$F(x, y, z) = x + yz$$

5.2. Simulación en Falstad




Figura 11: Simulación de la función en Falstad

5.3. Descripción en Verilog

```
module ej4 (  
    input x,  
    input y,  
    input z,  
    output F  
);  
  
assign F = x | y & z;  
  
endmodule
```

5.4. Captura del RTL




Figura 12: Captura del RTL en Xilinx

6. Ejercicio 5

$$F(A, B, C, D) = \sum(3, 7, 11, 13, 14, 15), X = 6, 2$$

6.1. Expresión mínima

$\begin{array}{c} CD \\ \backslash AB \end{array}$	00	01	11	10
00			1	X
01			1	X
11		1	1	1
10			1	

Figura 13: Mapa de Karnaugh para la función

$$F(A, B, C, D) = BC + CD + ABD$$

6.2. Simulación en Falstad




Figura 14: Simulación de la función en Falstad

6.3. Descripción en Verilog

```
module ej5 (  
    input A,  
    input B,  
    input C,  
    input D,  
    output F  
);
```

```

assign F = B&C | C&D | A&B&D;

endmodule

```

6.4. Captura del RTL




Figura 15: Captura del RTL en Xilinx

7. Ejercicio 6

$$F(w, x, y, z) = \sum(2, 3, 12, 13, 14, 15), X = 6, 7, 10, 11$$

7.1. Expresión mínima

wz \ xy	00	01	11	10
00			1	1
01			X	X
11	1	1	1	1
10			X	X

Figura 16: Mapa de Karnaugh para la función

$$F(w, x, y, z) = wx + y$$

7.2. Simulación en Falstad




Figura 17: Simulación de la función en Falstad

7.3. Descripción en Verilog

```
module ej6 (  
    input w,  
    input x,  
    input y,  
    input z,  
    output F  
);  
  
assign F = w&x | y;  
  
endmodule
```

7.4. Captura del RTL




Figura 18: Captura del RTL en Xilinx

8. Ejercicio 5

$$F(A, B, C, D) = \prod(1, 3, 5, 7, 13, 15)$$

8.1. Expresión mínima

$\begin{array}{c} CD \\ \backslash AB \end{array}$	00	01	11	10
00		0	0	
01		0	0	
11		0	0	
10				

Figura 19: Mapa de Karnaugh para la función

$$F(A, B, C, D) = (A + \overline{D})(\overline{B} + \overline{D})$$

$$F(A, B, C, D) = A\overline{B} + \overline{D}$$

8.2. Simulación en Falstad




Figura 20: Simulación de la función en Falstad

8.3. Descripción en Verilog

```
module ej5 (  
    input A,  
    input B,  
    input C,  
    input D,  
    output F  
);  
  
assign F = A & ~B | ~D ;  
  
endmodule
```

8.4. Captura del RTL




Figura 21: Captura del RTL en Xilinx