

Tarea 2: ejertitación para parcial

Cortesini Perez Luciano Tomas

Mayo 2026

1. Consigna

- Obtener la mínima expresión booleana.
- Simular en falstad, (o cualquier simulador).
- Describir en verilog.
- Presentar la descripción.
- Capturar imagen del RTL.
- Capturar la simulación temporal.

2. Ejercicio 1

$$F(x, y, z) = \sum(2, 3, 4, 5)$$

2.1. Expresión mínima

$z \backslash xy$	0	1
00		
01	1	1
11		
10	1	1

Figura 1: Mapa de Karnaugh para la función

$$F(x, y, z) = x\bar{y} + \bar{x}y$$

2.2. Simulación en Falstad




Figura 2: Simulación de la función en Falstad

2.3. Descripción en Verilog

```
module ej1 (  
    input x,  
    input y,  
    input z,  
    output F  
);  
  
assign F = x & ~y | ~x & y;  
  
endmodule
```

2.4. Captura del RTL




Figura 3: Captura del RTL en Xilinx

3. Ejercicio 2

$$F(x, y, z) = \sum(1, 2, 3, 5, 6, 7)$$

3.1. Expresión mínima

$xy \backslash z$	0	1
00		1
01	1	1
11	1	1
10		1

Figura 4: Mapa de Karnaugh para la función

$$F(x, y, z) = y + z$$

3.2. Simulación en Falstad




Figura 5: Simulación de la función en Falstad

3.3. Descripción en Verilog

```
module ej2 (  
    input x,  
    input y,  
    input z,  
    output F  
);  
  
assign F = y | z;  
  
endmodule
```

3.4. Captura del RTL




Figura 6: Captura del RTL en Xilinx

4. Ejercicio 3

$$F(x, y, z) = \sum(0, 2, 4, 6)$$

4.1. Expresión mínima

z xy	0	1
00	1	
01	1	
11	1	
10	1	

Figura 7: Mapa de Karnaugh para la función

$$F(x, y, z) = \bar{z}$$

4.2. Simulación en Falstad




Figura 8: Simulación de la función en Falstad

4.3. Descripción en Verilog

```
module ej3 (  
    input x,  
    input y,  
    input z,  
    output F  
);  
  
assign F = ~z;  
  
endmodule
```

4.4. Captura del RTL




Figura 9: Captura del RTL en Xilinx

5. Ejercicio 4

$$F(x, y, z) = \sum(3, 4, 5, 6, 7)$$

5.1. Expresión mínima

$z \backslash xy$	0	1
00		
01		1
11	1	1
10	1	1

Figura 10: Mapa de Karnaugh para la función

$$F(x, y, z) = x + yz$$

5.2. Simulación en Falstad




Figura 11: Simulación de la función en Falstad

5.3. Descripción en Verilog

```
module ej4 (  
    input x,  
    input y,  
    input z,  
    output F  
);  
  
assign F = x | y & z;  
  
endmodule
```

5.4. Captura del RTL




Figura 12: Captura del RTL en Xilinx