

# 一个generic swizzle函数

对一个二维空间的行和列进行swizzle  $\text{swizzle}(B, M, S)$ :

- $2^M$  个元素为一组
- swizzle的二维空间有  $2^B$  行
- swizzle的二维空间中  $2^S$  个元素为一列

每个线程用向量化指令访问128b数据,  $128/32 = 4$  bank, 每个线程访问4个bank, 8个线程访问一条shared memory cache line。


1. 当数据类型是半精度时,  $M = 3$ , 因为 $2^3 = 8 \times 16 = 128$  b, 128-bit 访存指令读取8个元素, 这些元素为一组。
2.  $S = 3$ ,  $1024 / 128 = 8$ , 8个线程访问一整条shared memory cache line
3. 假如原始输入数据有形状, 在内存中连续的维度是64, 并且数据类型为半精度,  $64 \times 16 / 1024 = 1$ , 一个连续维度就占1个shared memory cache line。

## swizzle<2, 3, 3>的计算过程

swizzle<2, 3, 3>的计算过程如下:

Bits=2, MBase=3, Shifts=3 这样一个swizzle函数的计算过程:

1. **bits掩码**: 根据 Bits 计算一个掩码:  $\text{bit\_mask} = (1 \ll \text{Bits}) - 1$ , Bits是几, 掩码就由几个1构成。例如, Bits=3, 掩码为 111。
2. **yyy\_mask和zzz\_mask**: 计算 yyy\_mask 和 zzz\_mask。假设 MBase=3, 那么会有3个比特位保持不变。将 Bits 个bit位左移 MBase 是zzz\_mask, 将 Bits 个bit位左移 MBase + Shifts 位是 yyy\_mask。  
[yyy\\_mask和zzz\\_mask决定了swizzle二维空间中要去交换的两个位置。](#)
3. **permute输入**:  $\text{offset} \wedge \text{shiftr}(\text{offset} \& \text{yyy\_msk}, \text{shift})$ 
  - i. offset的二进制表示与 yyy\_mask 相与, 右移 Shifts 位, 结果记作offset1; [offset1是将offset中yyy\\_mask对应位置的bit位保留原值, 其余位置清零, 然后取出来的部分移动到zzz\\_mask所在的位置。](#)
  - ii. offset与offset1进行异或。一个bit位与0异或结果不变, 结果相当于offset中yyy\_mask对应的bit位offset中zzz\_mask对应的bit位进行异或, [写入zzz\\_mask对应的位置](#)



(a) swizzle函数的三个参数

Fig. swizzle函数位运算示意




Fig. 原始的offset和swizzled offset之间的关系

## 对16x16数据块进行swizzle

有一个16x16的数据块，进一步以 $1 \times 8$ 为粒度被分成了 $16 \times 2$ 个块（这里我们先模糊行优先/列优先，具体对应到行优先/列优先时，只需要对这两个维度做相应的调整和适配）。我们的目标是把这个 $16 \times 16$ 的数据块以bank-conflict free的方式存储在shared memory中。

这里我们考虑以下假设：

1. 将GPU的shared memory看作由8个bank构成，于是每个bank位宽128 bits，正好对应了上面提到的大小为 $1 \times 8$ 的一段数据；
2. 数据是以半精度存储，于是 $1024/16 = 64$ 个半精度正好存储在一条shared memory cache line里面
3. 单线程访问128bit，于是8线程并发访存一次的数据恰好可以写入一整行shared memory cache line，而这一点是我们需要保证的，这八个线程写入shared memory的bank id必须是0~8这个8个bank id的一个permutation，不可以落入同一个bank。




Fig. <2,3,3>设置下shared memory的逻辑编号

$\langle B = 2, M = 3, S = 3 \rangle$  这样一个swizzle函数会对:  $2^2 * 2^3 * 2^3 = 4 * 8 * 8 = 16 * 16 = 256$  个元素进行permute, 也就是恰好对16x16的半精度进行permute。

下表是swizzle函数要去操作的bit位, 红色位置的bit位进行异或 (后三位总是当成是一个元素)。

-	-	-	x	x	-	-	-
x	x	-	-	-	-	-	-

Bits=2决定了bank id用2个bit位表示, 也就是shared memory的8个bank被分成了两组。

xor	00	01	10	11
00	00	01	10	11
01	01	00	11	10
10	10	11	00	01
11	11	10	01	00

从上面这个表是  $B = 2$  时的异或表, 可以看到异或具有封闭性;

swizzle的二维index空间中共有  $2^2 \times 2^3 = 4 \times 8 = 32$  个坐标, 我们在下表中表示中这个swizzle空间中所有index的十进制 (上方) 和对应的二进制 (下方):

<b>0</b> 000000	<b>1</b> 00001	<b>2</b> 00010	<b>3</b> 00011	<b>4</b> 00100	<b>5</b> 00101	<b>6</b> 00110	<b>7</b> 00111
8 01000	9 01001	10 01010	11 01011	12 01100	13 01101	14 01110	15 01111

<b>0</b> <b>000000</b>	<b>1</b> <b>00001</b>	<b>2</b> <b>00010</b>	<b>3</b> <b>00011</b>	<b>4</b> <b>00100</b>	<b>5</b> <b>00101</b>	<b>6</b> <b>00110</b>	<b>7</b> <b>00111</b>
16 10000	17 10001	18 10010	19 10011	20 10100	21 10101	22 10110	23 10111
24 11000	25 11001	26 11010	27 11011	28 11100	29 11101	30 11110	31 11111

swizzled index （下面的表格用红色和黑色将数据分成了两部分，可以看出来换序仅仅发生在同色的数据块之内）：

bank-id	0	1	2	3	4	5	6	7
Access-0	0	1	2	3	4	5	6	7
Access-1	9	8	11	10	13	12	15	14
Access-2	18	19	16	17	22	23	20	21
Access-3	27	26	25	24	31	30	29	28

$T_0$ (0)	$T_{16}$ (1)
$T_1$ (2)	$T_{17}$ (3)
$T_2$ (4)	$T_{18}$ (5)
$T_3$ (6)	$T_{19}$ (7)
$T_4$ (8)	$T_{20}$ (9)
$T_5$ (10)	$T_{21}$ (11)
$T_6$ (12)	$T_{22}$ (13)
$T_7$ (14)	$T_{23}$ (15)
$T_8$ (16)	$T_{24}$ (17)
$T_9$ (18)	$T_{25}$ (19)
$T_{10}$ (20)	$T_{26}$ (21)
$T_{11}$ (22)	$T_{27}$ (23)
$T_{12}$ (24)	$T_{28}$ (25)
$T_{13}$ (26)	$T_{29}$ (27)
$T_{14}$ (28)	$T_{30}$ (29)
$T_{15}$ (30)	$T_{31}$ (31)

源地址空间（Global Memory）线程读取数据方式

$T_0$ (0)	$T_{16}$ (1)	$T_1$ (2)	$T_{17}$ (3)	$T_2$ (4)	$T_{18}$ (5)	$T_3$ (6)	$T_{19}$ (7)
$T_{20}$ (9)	$T_4$ (8)	$T_{21}$ (11)	$T_5$ (10)	$T_{22}$ (13)	$T_6$ (12)	$T_{23}$ (15)	$T_7$ (14)
$T_9$ (18)	$T_{25}$ (19)	$T_8$ (16)	$T_{24}$ (17)	$T_{11}$ (22)	$T_{27}$ (23)	$T_{10}$ (20)	$T_{26}$ (21)
$T_{29}$ (27)	$T_{13}$ (26)	$T_{28}$ (25)	$T_{12}$ (24)	$T_{31}$ (31)	$T_{15}$ (30)	$T_{30}$ (29)	$T_{14}$ (28)

目标地址空间（Shared Memory）线程写入数据的方式

Fig. 以Global Memory上row major的16x16数据块为源，线程分数据方式以及shared memory中数据存储顺序，线程Layout: ColMajor<16, 2>;

$T_0$ (0)	$T_1$ (1)
$T_2$ (2)	$T_3$ (3)
$T_4$ (4)	$T_5$ (5)
$T_6$ (6)	$T_7$ (7)
$T_8$ (8)	$T_9$ (9)
$T_{10}$ (10)	$T_{11}$ (11)
$T_{12}$ (12)	$T_{13}$ (13)
$T_{14}$ (14)	$T_{15}$ (15)
$T_{16}$ (16)	$T_{17}$ (17)
$T_{18}$ (18)	$T_{19}$ (19)
$T_{20}$ (20)	$T_{21}$ (21)
$T_{22}$ (22)	$T_{23}$ (23)
$T_{24}$ (24)	$T_{25}$ (25)
$T_{26}$ (26)	$T_{27}$ (27)
$T_{28}$ (28)	$T_{29}$ (29)
$T_{30}$ (30)	$T_{31}$ (31)

源地址空间（Global Memory）线程读取数据方式

$T_0$ (0)	$T_1$ (1)	$T_2$ (2)	$T_3$ (3)	$T_4$ (4)	$T_5$ (5)	$T_6$ (6)	$T_7$ (7)
$T_9$ (9)	$T_8$ (8)	$T_{11}$ (11)	$T_{10}$ (10)	$T_{13}$ (13)	$T_{12}$ (12)	$T_{15}$ (15)	$T_{14}$ (14)
$T_{18}$ (18)	$T_{19}$ (19)	$T_{16}$ (16)	$T_{17}$ (17)	$T_{22}$ (22)	$T_{23}$ (23)	$T_{20}$ (20)	$T_{21}$ (21)
$T_{27}$ (27)	$T_{26}$ (26)	$T_{25}$ (25)	$T_{24}$ (24)	$T_{31}$ (31)	$T_{30}$ (30)	$T_{29}$ (29)	$T_{28}$ (28)

目标地址空间（Shared Memory）线程写入数据的方式

Fig. 以Global Memory上row major的16x16数据块为源，线程分数据方式以及shared memory中数据存储顺序，线程Layout：RowMajor<16, 2>;

$T_0$	$T_1$	$T_2$	$T_3$	$T_0$	$T_1$	$T_2$	$T_3$
$T_4$	$T_5$	$T_6$	$T_7$	$T_4$	$T_5$	$T_6$	$T_7$
$T_8$	$T_9$	$T_{10}$	$T_{11}$	$T_8$	$T_9$	$T_{10}$	$T_{11}$
$T_{12}$	$T_{13}$	$T_{14}$	$T_{15}$	$T_{12}$	$T_{13}$	$T_{14}$	$T_{15}$
$T_{16}$	$T_{17}$	$T_{18}$	$T_{19}$	$T_{16}$	$T_{17}$	$T_{18}$	$T_{19}$
$T_{20}$	$T_{21}$	$T_{22}$	$T_{23}$	$T_{20}$	$T_{21}$	$T_{22}$	$T_{23}$
$T_{24}$	$T_{25}$	$T_{26}$	$T_{27}$	$T_{24}$	$T_{25}$	$T_{26}$	$T_{27}$
$T_{28}$	$T_{29}$	$T_{30}$	$T_{31}$	$T_{28}$	$T_{29}$	$T_{30}$	$T_{31}$
$T_0$	$T_1$	$T_2$	$T_3$	$T_0$	$T_1$	$T_2$	$T_3$
$T_4$	$T_5$	$T_6$	$T_7$	$T_4$	$T_5$	$T_6$	$T_7$
$T_8$	$T_9$	$T_{10}$	$T_{11}$	$T_8$	$T_9$	$T_{10}$	$T_{11}$
$T_{12}$	$T_{13}$	$T_{14}$	$T_{15}$	$T_{12}$	$T_{13}$	$T_{14}$	$T_{15}$
$T_{16}$	$T_{17}$	$T_{18}$	$T_{19}$	$T_{16}$	$T_{17}$	$T_{18}$	$T_{19}$
$T_{20}$	$T_{21}$	$T_{22}$	$T_{23}$	$T_{20}$	$T_{21}$	$T_{22}$	$T_{23}$
$T_{24}$	$T_{25}$	$T_{26}$	$T_{27}$	$T_{24}$	$T_{25}$	$T_{26}$	$T_{27}$
$T_{28}$	$T_{29}$	$T_{30}$	$T_{31}$	$T_{28}$	$T_{29}$	$T_{30}$	$T_{31}$

单线程读取64bits

$T_0$	$T_1$	$T_0$	$T_1$
$T_2$	$T_3$	$T_2$	$T_3$
$T_4$	$T_5$	$T_4$	$T_5$
$T_6$	$T_7$	$T_6$	$T_7$
$T_8$	$T_9$	$T_8$	$T_9$
$T_{10}$	$T_{11}$	$T_{10}$	$T_{11}$
$T_{12}$	$T_{13}$	$T_{12}$	$T_{13}$
$T_{14}$	$T_{15}$	$T_{14}$	$T_{15}$
$T_{16}$	$T_{17}$	$T_{16}$	$T_{17}$
$T_{18}$	$T_{19}$	$T_{18}$	$T_{19}$
$T_{20}$	$T_{21}$	$T_{20}$	$T_{21}$
$T_{22}$	$T_{23}$	$T_{22}$	$T_{23}$
$T_{24}$	$T_{25}$	$T_{24}$	$T_{25}$
$T_{26}$	$T_{27}$	$T_{26}$	$T_{27}$
$T_{28}$	$T_{29}$	$T_{28}$	$T_{29}$
$T_{30}$	$T_{31}$	$T_{30}$	$T_{31}$

单线程读取128bits

[original, new]	[original, new]	[original, new]	[original, new]
[0, 0]	[1, 1]	[2, 32]	[3, 33]
[4, 2]	[5, 3]	[6, 34]	[7, 35]

[original, new]	[original, new]	[original, new]	[original, new]
[8, 4]	[9, 5]	[10, 36]	[11, 37]
[12, 6]	[13, 7]	[14, 38]	[15, 39]
[16, 9]	[17, 8]	[18, 41]	[19, 40]
[20, 11]	[21, 10]	[22, 43]	[23, 42]
[24, 13]	[25, 12]	[26, 45]	[27, 44]
[28, 15]	[29, 14]	[30, 47]	[31, 46]
[32, 18]	[33, 19]	[34, 50]	[35, 51]
[36, 16]	[37, 17]	[38, 48]	[39, 49]
[40, 22]	[41, 23]	[42, 54]	[43, 55]
[44, 20]	[45, 21]	[46, 52]	[47, 53]
[48, 27]	[49, 26]	[50, 59]	[51, 58]
[52, 25]	[53, 24]	[54, 57]	[55, 56]
[56, 31]	[57, 30]	[58, 63]	[59, 62]
[60, 29]	[61, 28]	[62, 61]	[63, 60]

计算swizzle的过程中：

- 1. 每个线程首先根据自己的thread index，得到自己在二维线程组织中的行号和列号： lane\_row 和 lane\_col ；
- 2. 根据 lane\_row 和 lane\_col 以及单线程访问多少个元素可以计算出 16x16 这个base tile形状定义的二维坐标空间中的行号和列号*i*和*j*；
- 3. *i*和*j*进一步转换为0 ~ 255( $16 \times 16 = 255$ )之间的一个1维编号，这个编号带入swizzling函数，得到permute之后的1维编号*s*；
- 4. *s*再次转换为0 ~ 255之间的1维编号；

这里我们假设shared memory一个bank位宽128-bit。shared memory cache line含有8个bank。一个BaseTile的起始地址对齐到shared memory的bank 0。下图每一个小方格是128 bits数据，由两个线程写入shared memory中一个bank。

0	1	2	3	$T_0, T_1(0)$	$T_2, T_3(1)$	$T_0, T_1(32)$	$T_2, T_3(33)$
4	5	6	7	$T_4, T_5(2)$	$T_6, T_7(3)$	$T_4, T_5(34)$	$T_6, T_7(35)$
8	9	10	11	$T_8, T_9(4)$	$T_{10}, T_{11}(5)$	$T_8, T_9(36)$	$T_{10}, T_{11}(37)$
12	13	14	15	$T_{12}, T_{13}(6)$	$T_{14}, T_{15}(7)$	$T_{12}, T_{13}(38)$	$T_{14}, T_{15}(39)$
16	17	18	19	$T_{18}, T_{19}(9)$	$T_{16}, T_{17}(8)$	$T_{18}, T_{19}(41)$	$T_{16}, T_{17}(40)$
20	21	22	23	$T_{22}, T_{23}(11)$	$T_{20}, T_{21}(10)$	$T_{22}, T_{23}(43)$	$T_{20}, T_{21}(42)$
24	25	26	27	$T_{26}, T_{27}(13)$	$T_{24}, T_{25}(12)$	$T_{26}, T_{27}(45)$	$T_{24}, T_{25}(44)$
28	29	30	31	$T_{30}, T_{31}(15)$	$T_{28}, T_{29}(14)$	$T_{30}, T_{31}(47)$	$T_{28}, T_{29}(46)$
32	33	34	35	$T_4, T_5(18)$	$T_6, T_7(19)$	$T_4, T_5(50)$	$T_6, T_7(51)$
36	37	38	39	$T_0, T_1(16)$	$T_2, T_3(17)$	$T_0, T_1(48)$	$T_2, T_3(49)$
40	41	42	43	$T_{12}, T_{13}(22)$	$T_{14}, T_{15}(23)$	$T_{12}, T_{13}(54)$	$T_{14}, T_{15}(55)$
44	45	46	47	$T_8, T_9(20)$	$T_{10}, T_{11}(21)$	$T_8, T_9(52)$	$T_{10}, T_{11}(53)$
48	49	50	51	$T_{22}, T_{23}(27)$	$T_{20}, T_{21}(26)$	$T_{22}, T_{23}(59)$	$T_{20}, T_{21}(58)$
52	53	54	55	$T_{18}, T_{19}(25)$	$T_{16}, T_{17}(24)$	$T_{18}, T_{19}(57)$	$T_{16}, T_{17}(56)$
56	57	58	59	$T_{28}, T_{29}(30)$	$T_{30}, T_{31}(31)$	$T_{28}, T_{29}(63)$	$T_{30}, T_{31}(62)$
60	61	62	63	$T_{26}, T_{27}(29)$	$T_{24}, T_{25}(28)$	$T_{26}, T_{27}(61)$	$T_{24}, T_{25}(60)$

上图红色方框圈起来的是一条 shared memory cache line。register-to-shared store的时候由16个线程写入同一条shared memory cache line。shared-to-global store的时候由8个线程读取。

# Reference

- 1. [What does bitwise XOR \(exclusive OR\) mean?](#)
- 2. [DEVELOPING CUDA KERNELS TO PUSH TENSOR CORES TO THE ABSOLUTE LIMIT ON NVIDIA A100](#)
- 3. [cute 之 Swizzle](#)