数字逻辑与处理器基础实验

综合设计 2023.7

实验安排和注意事项



- A. 课程暑季学期部分占32学时,实验应当在3周内完成。
- B. 答疑的时间请同学们留意网络学堂或课程微信群上的安排
- C. 提交内容包括实验报告和全部工程代码。实验报告一般使用MS word或pdf格式,内容应当包括:设计方案(原理说明及框图); 关键代码及文件清单;综合情况(面积和时序性能);实际硬件验证情况和分析;思想体会。
- D. 实验应当独立完成,有抄袭等学术不端行为者(实验报告或者设计代码出现雷同、回答问题明显非个人完成等)课程成绩记零分,并上报院系。

实验内容



- 二选一
- 1. 将春季学期理论课上设计的MIPS处理器改进为流水线结构, 并利用此处理器和理论课汇编语言大作业中的任意一种算法, 求解最短路径问题
 - 要点:
 - 外设的设计
 - 流水线中冒险和数据关联问题
 - 测试验证和性能分析
- 2. (1)在单周期MIPS处理器上求解最短路径问题(2)使用数字逻辑电路求解最短路径问题,并尽量实现更高性能
 - 要点:
 - 对(1)和(2)两种实现方式进行比较:资源消耗、求解 时间、实现灵活性等

实验内容



- 测试数据
 - 测试数据格式参照理论课汇编作业要求
 - 测试数据长度应能刻画系统性能
- 测试数据的输入和输出
 - 基本要求
 - 写在汇编指令文件中或者对RAM进行initial初始化
 - 将节点0到其他各节点的最短距离之和以16进制的形式显示到数码码管上
 - 提高要求
 - 使用UART串口输入数据,数据分隔方式自定
 - 将输出节点0到其他各节点的最短距离用UART串口输出

流水线MIPS处理器



指令集

- 空指令: nop (0x00000000, 即sII \$0,\$0,0)
- 存储访问指令: Iw, sw, Iui
- 算术指令: add, addu, sub, subu, addi, addiu
- •逻辑指令: and, or, xor, nor, andi, sll, srl, sra, slt, sltu, sltiu
- 分支和跳转指令: beq, blez, bgtz, bltz 和 j、jal、jr、jalr
- 其他指令可以根据情况自行添加。


外设的控制



• 地址空间

- 哈弗结构: 指令地址空间和数据地址空间是分离的
- 指令存储器采用ROM实现
- 数据地址空间包括数据存储器、外设等
- 数据存储器采用RAM实现, 其地址分配如下表

地址范围(字节地址)	功能
0x00000000~0x000007FF	数据存储器
0x40000010	七段数码管
0x40000018~20	UART(选做)



外设的控制



地址范围(字节地址)	功能	描述
0x40000010	七段数码管	Obit: CA
		1bit: CB
		7bit: DP
		8bit: AN0
		9bit: AN1
		10bit: AN2
		11bit: AN3

```
case(addr)
32'h40000010: rdata <= {20'b0,digi};
default: rdata <= 32'b0;
endcase
end
```

写外设寄存器

end

if(rd) begin

数字逻辑与处理器基础实验

外设的控制



• UART外设(选做)

地址范围	功能	备注					
0x40000018	串口发送数据UART_TXD	串口发送数据寄存器,只有低8bit有效;对该地址的写操作将触发新的UART发送					
0x4000001C	串口接收数据UART_RXD	串口接收数据寄存器,只有低8bit有效					
0x4000020	串口状态、控制UART_CON	2bit: 发送状态,每当UART_TXD中的数据发送 完毕后该比特置'1',当执行对该地址的读操作 后,将自动清零 3bit: 接收状态,每当UART_RXD中已经接收到 一个完整的字节时该比特置'1',当执行对该地 址的读操作后,将自动清零 4bit: 模块状态,0-发送模块处于空闲状态,1- 发送模块处于发送状态					

自行根据春季学期的UART编写此外设

软件编写提示



- 软件操作提示:
 - i. 将字符串数据导入RAM
 - ii. 完成搜索算法
 - iii. 在数码管上显示出现次数(用<mark>软件方式译码</mark>显示)

在数码管最低位上显示数字2为例:

对数字2,端g到a查表可以得到1011011,AN0=1,其他为0。 因此向0x40000010地址写入0x015B即可。

可以利用人眼视觉暂留效应,使用软件延时,每位显示1ms, 轮流显示各位数字

Bit	11	10	9	8	7	6	5	4	3	2	1	0
对应管脚	AN3	AN2	AN1	AN0	dp	g	f	e	d	C	b	a
值	0	0	0	1	0	1	0	1	1	0	1	1

流水线的处理




- 采用完全的forwarding电路解决数据关联问题。
- 对于Load-use类竞争采取阻塞一个周期+Forwarding的方法解决
- 对于分支指令在EX阶段判断(提前判断也可以),在 分支发生时刻取消ID和IF阶段的两条指令。
- 对于J类指令在ID阶段判断,并取消IF阶段指令。

测试验证和性能分析




- 使用MARS等仿真器确定完成最短路径算法所执行的指令总数 N,通过Verilog代码仿真确定完成算法所消耗的时钟周期数 C,计算平均执行一条指令所需要的时钟周期数CPI=C/N,并 根据时钟频率计算平均每秒执行指令数目。
- 指令数统计方法
 - 对一个可执行的汇编程序首先进行编译,在执行界面选择Tools菜单栏, 选择Instruction counter



测试验证和性能分析




- 指令数统计方法(续)
 - 点击 "Connect to MIPS",如果看到的指令数不是零,可以先reset,然后执行汇编程序,指令数会随着程序执行变换,支持设置断点,读出 Instruction so far就是程序运行到指定位置的执行的指令数,或者直接到程序运行结束,统计总指令数。







- 指令数统计方法(续)
 - 最终效果如下图所示,程序运行结束,可以读出实际运行的指令数和指令种类
 - 如果指令数一直增加不会结束,请检查程序是否最终跳入空循环。
 - 实际指令可能与原来的有所不同(如syscall被替代,lw地址变化等)。为方便起见,可忽略这些变化对计算CPI的影响



调试




- 时钟频率:流水线主频以时序报告中的implement时序分析为准,你的设计很可能不能正常工作在100MHz的时钟频率下,注意对输入时钟进行分频或者利用锁相环IP,使时钟频率接近但不超过最高工作频率。
- 软件调试:可以先在MIPS的软件仿真器中进行简单仿真,初期也可以利用软件仿真器将汇编代码转换为机器码,我们的指令兼容于标准MIPS32指令集
- 设计时应当考虑LUT、寄存器等资源消耗情况,并对流水线和单周期(多周期)的资源消耗对比进行分析,但资源消耗情况不是对设计进行评分的主要因素

实验要点



- 注意通过对比,体会不同实现方式的优缺点
 - 使用软件方式实现七段数码管的译码——硬件方式实现译码 (春季学期实验二)
 - 单周期处理器和流水线处理器的在性能、消耗资源等方面的差 异
 - 通过设计约束,在电路层面可以获得一些性能/面积上的设计空间。比如加大晶体管尺寸,用超前进位加法器代替行波进位加法器等方法可以牺牲面积获取性能,但是这种优化是有极限的。要拓展设计空间,就需要在架构方面进行探索。





• 验收参考评分

- 以单周期形式CPU完成实验内容, 起评分75分。
- 其流水线形式CPU完成实验内容,起评分95分。
- 未按要求以软件形式实现七段译码器译码,减10分。
- 未正确报告处理器的最高工作频率,减5分。
- 未正确计算处理器的CPI, 减5分。
- 使用串口完成测试数据的输入和输出,加10分。
- 使用专用数字电路完成设计的,在功能正确的基础上,以设计报告评分。选择这项任务的同学,应当在"设计方法学"上多加探索, 比如在并行化、内存墙、图的稀疏性等一个或多个方面进行研究, 并实现验证测试,一般应当以研究论文的样式提交设计报告。



答疑