

流水线 MIPS 处理器实验报告

无 16 李栋庭 2020011222

实验目的

1. 加深对现代处理器的基本工作原理的理解；
2. 掌握流水线处理器的设计方法。

设计方案

项目组成

该项目分为如下部分：

1. CPU 与主存
该部分包括流水线 CPU 的功能模块以及指令、数据存储器。
2. 总线和外部设备
该部分包含总线和一系列外设（七段数码管、LED 和串口）。

功能与特性


本项目的流水线 MIPS CPU 具有如下功能与特性：

1. 120+ MHz 主频
2. 5 级流水线 (IF, ID, EX, MEM, WB)
3. Forwarding 支持
 - 采用完全的 forwarding 电路解决数据关联问题
 - 对于 load-use 类竞争采取阻塞一个周期 + forwarding 的方法解决
4. 分支与跳转（未采用延迟槽）
 - 分支指令在 EX 阶段判断，分支发生时取消 IF 和 ID 阶段的两条指令
 - J 类指令在 ID 阶段判断，并取消 IF 阶段指令。
5. 支持 30 条 MIPS 指令
 - 存储访问指令：lw, sw
 - 算术指令：add, addu, sub, subu, addi, addiu, lui
 - 逻辑指令：and, or, xor, nor, andi, ori, sll, srl, sra, slt, slti, sltiu
 - 分支和跳转指令：beq, bne, blez, bgtz, bltz 和 j, jal, jr, jalr
6. 支持简单的异常（未定义指令异常）和中断的处理
7. 1 Kbyte 指令存储器，1 Kbyte 数据存储器（当然可以通过修改参数变得很大）
8. 支持通过伪总线与外设交互（之所以叫伪总线，是因为只是借鉴总线思想，实际实现并不符合总线规范）
 - 控制七段数码管
 - 控制 LED 灯

- 使用串口导入指令与数据，导出数据

数据通路图

下图为本项目的数据通路图。由于版面限制，部分控制信号与细节未标出。



原理详述与关键代码

本节将对照数据通路图与代码，详述本项目的关键原理与代码实现。

请注意：为了代码的简洁，本工程的所有流水线寄存器都没有定义输出端口，而通过操作符 `.` 访问其数据。例如 `id_ex.MemWrite`。

转发 (Forwarding)

本 CPU 中的 forwarding 电路围绕模块 `ForwardControl` 实现。该模块的作用是当检测到数据冒险时，输出转发选择信号。

分析 CPU 中的转发路径（需要阻塞的情况将在后面考虑）：

- ID 阶段的 `jr`, `jalr` 需要使用到 `rs` 寄存器，因此需要有来自 EX/MEM, MEM/WB 的转发。
- 为了模拟寄存器堆“先写后读”的要求，ID 阶段的 `rd` 也还需要来自 MEM/WB 的转发。
- EX 阶段需要来自 EX/MEM, MEM/WB 的转发。

下图是转发电路，注意有两次转发，第一次在 ID 阶段，第二次在 EX 阶段。


```

30         ForwardB_ID = 0;
31
32         // Forwarding for EX stage
33         if (
34             id_ex_Regwrite
35             && (id_ex_write_addr != 0)
36             && (id_ex_write_addr == rs_addr)
37         )
38             ForwardA_EX = 2'b10;
39         else if (
40             ex_mem_RegWrite
41             && (ex_mem_write_addr != 0)
42             && (ex_mem_write_addr == rs_addr)
43         )
44             ForwardA_EX = 2'b01;
45         else
46             ForwardA_EX = 2'b00;
47
48         if (
49             id_ex_Regwrite
50             && (id_ex_write_addr != 0)
51             && (id_ex_write_addr == rt_addr)
52         )
53             ForwardB_EX = 2'b10;
54         else if (
55             ex_mem_RegWrite
56             && (ex_mem_write_addr != 0)
57             && (ex_mem_write_addr == rt_addr)
58         )
59             ForwardB_EX = 2'b01;
60         else
61             ForwardB_EX = 2'b00;
62
63     end
64 else
65     begin
66         ForwardA_ID = 2'b00;
67         ForwardB_ID = 0;
68         ForwardA_EX = 2'b00;
69         ForwardB_EX = 2'b00;
70     end
71 end

```

冒险 (Hazard)

本项目中需要解决的冒险为 数据冒险和控制冒险（此处不讨论已通过转发消除的冒险，中断和异常带来的冒险将在下一节讨论）。

数据冒险

IF	ID	EX	MEM	WB			
	IF	ID	EX	MEM	WB		
		IF	ID	EX	MEM	WB	
			IF	ID	EX	MEM	WB

分析数据冒险的情况如下：

- 处于 EX 阶段的指令需要用到前一条指令的 MEM 阶段的结果
- 处于 ID 阶段的指令需要用到前一条指令的 EX 或 MEM 阶段的结果
- 处于 ID 阶段的指令需要用到前第二条指令的 MEM 阶段的结果

这部分的判断由模块 `HazardUnit` 完成，相应的控制信号为 `DataHazard`。相关逻辑部分的代码如下：

`src/designs/cpu/HazardUnit.v`

```
1  wire last =
2      id_ex_write_addr != 0 &&
3      (if_id_rs_addr == id_ex_write_addr || if_id_rt_addr ==
4      id_ex_write_addr);
5  wire second_last =
6      ex_mem_write_addr != 0 &&
7      (if_id_rs_addr == ex_mem_write_addr || if_id_rt_addr ==
8      ex_mem_write_addr);
9  wire lw = id_ex_MemRead && last;
10 wire jr =
11     JumpReg && // Jump Register instr
12     // the last instr will write to source reg (stall 1 & forward from EX
13     needed)
14     ((id_ex_Regwrite && last) ||
15     // the second last instr will load data to source reg (stall 1 &
16     forward from MEM needed)
17     (ex_mem_MemRead && second_last)
18     // and if the last instr will load data to source reg, the variable
19     `lw` will handle it
20 );
21 assign DataHazard = lw || jr;
```

控制冒险

控制冒险的产生分为以下两种情况：

- 跳转语句和成功的分支语句
- 异常或中断（在下一节讨论）

我们定义了 `JumpHazard` 和 `BranchHazard` 信号来区分跳转与分支，相关信号由 `Control` 和 `BranchTest` 模块生成。对应文件为：

`src/designs/cpu/Control.v`

`src/designs/cpu/BranchTest.v`

此部分代码列出意义不大。`Control` 模块会在遇到跳转指令时将 `JumpHazard` 置 1，`BranchTest` 模块的功能是在分支指令的 EX 阶段检查分支条件是否成立，若成立则置 `BranchHazard` 为 1。

冒险的处理

对冒险进行分析，有如下几种情况：

- 当 `DataHazard` 发生时，需要禁止 PC 和 IF/ID 流水线寄存器的写入。
- 当 `JumpHazard` 发生时，需要 Flush 掉 IF/ID 流水线寄存器。
- 当 `BranchHazard` 发生时，需要 Flush 掉 IF/ID, ID/EX 流水线寄存器。

相关的代码见下一节。

中断与异常

本项目定义的中断有“定时器中断”，支持的异常有“未定义指令异常”。


当 CPU 处于内核态时，新的中断与异常不被响应，因此设定了监督位 `Supervised = pc[31] || if_id.pc_next[31]`（`if_id.pc_next[31]` 对应从内核态切换回用户态时阻塞的一个周期）。

`Supervised` 为 1 即表明 CPU 处于内核态。

`Control` 模块在 ID 阶段检测异常，响应中断。当 CPU 不为内核态时，具体的操作是：

- 发生中断或异常时，无条件地将 `Branch`, `MemRead`, `MemWrite` 信号置 0, `RegWrite` 信号置 1, `MemToReg` 信号置 2'b10 (对应 `pc_next`), `RegDst` 信号置 2'b11 (对应 `$k0`)。即把当前指令更改为将 `pc_next` 写入 `$k0` 寄存器。
- 若发生中断，置 `PCSrc` 信号为 3'b011；若发生异常，置 `PCSrc` 信号为 3'b100。
- 置 `ExceptionOrInterrupt` 信号为 1, 以允许 PC, IF/ID 流水线寄存器被写入（否则可能被 `DataHazard` 信号禁止），Flush 掉 IF/ID 流水线寄存器。
- `ExceptionOrInterrupt` 信号为 1 时，向后传入的 `pc_next` 信号由模块 `PCOnBreak` 提供（这是为了保证当中断发生在分支或跳转指令的 stall 区间时，还能正确返回到该分支或跳转语句。

下图是涉及到控制冒险、中断与异常处理的电路：



涉及对 PC, IF/ID, ID/EX 流水线寄存器操作的代码如下：

```
src/designs/cpu/CPU.v
```

```

1 // ...
2 ProgramCounter program_counter(
3     .clk(clk), .reset(reset), .wr_en(~DataHazard ||
ExceptionOrInterrupt),
4     .pc_next(pc_next), .pc(pc)
5 );
6
7 // ...
8 IF_ID_Reg if_id(
9     .clk(clk), .reset(reset), .wr_en(~DataHazard ||
ExceptionOrInterrupt),
10    .Flush(ExceptionOrInterrupt || JumpHazard || BranchHazard),
11    .instr_in(instruction), .pc_next_in(pc_plus_4)
12 );
13
14 // ...
15 ID_EX_Reg id_ex(
16     .clk(clk), .reset(reset), .Flush(DataHazard || BranchHazard),
17     .shamt_in(if_id.instr[10:6]), .funct_in(if_id.instr[5:0]),
18     .write_addr_in(write_addr),
19     .rs_in(latest_rs_id), .rt_in(latest_rt_id), .imm_in(imm_out),
20     .pc_next_in(ExceptionOrInterrupt ? pc_on_break : if_id.pc_next),
21     .Branch_in(Branch), .BranchOp_in(BranchOp), .ALUOp_in(ALUOp),
22     .ALUSrc1_in(ALUSrc1), .ALUSrc2_in(ALUSrc2),
23     .ForwardA_EX_in(ForwardA_EX), .ForwardB_EX_in(ForwardB_EX),
24     .MemRead_in(MemRead), .MemWrite_in(MemWrite),
25     .MemToReg_in(MemToReg), .RegWrite_in(RegWrite)
26 );

```

涉及中断或异常时控制信号的生成的代码位于：

```
src/designs/cpu/Control.v
```

此处不再贴出。

CPU 各级流水线

建议配合前面的 [数据通路图](#) 和下述文件中的代码阅读。

```
src/designs/cpu/CPU.v
```

IF 级

IF 级包含通过总线获取指令、更新 PC、写入 IF/ID 流水线寄存器的操作。

ID 级

ID 级包含控制信号、转发信号、中断与异常控制信号的生成，冒险的检测、跳转指令的控制，以及寄存器堆的读取、立即数的扩展和 ID/EX 流水线寄存器的写入。

EX 级

EX 级包含 ALU 运算，分支指令的判断与控制，以及 EX/MEM 流水线寄存器的写入。

MEM 级

MEM 级包含通过总线写入或读取内存或外设中的数据，以及写入 MEM/WB 流水线寄存器。

WB 级

WB 级包含对寄存器堆的写入操作。

流水线寄存器

src/designs/cpu/pipeline_registers/*.v

MIPS 的五级流水线使用四个流水线寄存器来存放数据和控制信号。

(伪) 总线

src/designs/cpu/Bus.v

总线管理了指令存储器、数据存储器以及众多外设，负责根据 CPU 的控制信号对指定硬件进行读写操作。

外设

LED

src/designs/external_devices/LED.v

地址范围（字节地址）	功能	备注
0x4000000C	外部 LED	仅低 8 位有效，对应开发板上 8 个 LED 灯

七段数码管

src/designs/external_devices/SSD.v

地址范围（字节地址）	功能	备注
0x40000010	七段数码管	0-7 bit 是数码管控制，8-11 bit 是 4 个阳极控制

串口（硬件控制）

- src/designs/external_devices/UART.v
- src/designs/external_devices/UART_Rx.v
- src/designs/external_devices/UART_Tx.v

后两个文件来自上学期的实验三。

串口模块的定义如下：

```
1 module UART(  
2     clk, en, mode, ram_id, Rx_Serial, data_to_send,  
3     addr, on_received, recv_data, Tx_Serial,  
4     IM_Done, DM_Done  
5 );
```

端口	类型	备注
en	input	串口是否启用
mode	input	0: 接收, 1: 发送（仅对数据存储器有效）
ram_id	input	0: 指令存储器, 1: 数据存储器
Rx_Serial	input	串口接收序列
data_to_send	input [31:0]	要发送的数据（自动控制）
addr	output [31:0]	指令存储器和数据存储器的地址（自动控制）
on_received	output	接收到一个字的时候产生一个周期的高电平
recv_data	output [31:0]	接收到的一个字
Tx_Serial	output	串口发送序列
IM_Done	output	指令存储器接收满
DM_Done	output	数据存储器接收满/发送完毕

串口对 CPU 不可见，采用硬件方式控制。要使用串口模块，需要先停止 CPU（即置 `reset` 为 1），然后打开串口（`en` 置 1）。支持的操作如下：

操作	mode	ram_id
接收指令	0	0
接收数据	0	1
发送数据	1	1

接收完数据后，关闭串口并启动 CPU（即置 `en` 为 0，`reset` 为 0），自动开始执行指令。

仿真测试

本实验最短路径算法代码测试

我选择了 bellman 算法作为本次实验的最短路径算法。

测试的代码如下：

src/testbenches/assembly/sssp_bellman.asm

```
1  .text
2  main:
3
4  # Parameters
5  li $s7, 1024
6  li $t0, 0
7  li $a0, 6
8  li $s0, 6
9  addi $a1, $t0, 4    # set $a1 to &graph
10
11 data_in:
12 li $t8, 0
13 sw $t8, 0($a1)
14 li $t8, 9
15 sw $t8, 4($a1)
16 li $t8, 3
17 sw $t8, 8($a1)
18 li $t8, 6
19 sw $t8, 12($a1)
20 li $t8, -1
21 sw $t8, 16($a1)
22 li $t8, -1
23 sw $t8, 20($a1)
24 addi $a1, $a1, 128
25 li $t8, 9
26 sw $t8, 0($a1)
27 li $t8, 0
28 sw $t8, 4($a1)
29 li $t8, -1
30 sw $t8, 8($a1)
31 li $t8, 3
32 sw $t8, 12($a1)
33 li $t8, 4
34 sw $t8, 16($a1)
35 li $t8, 1
36 sw $t8, 20($a1)
37 addi $a1, $a1, 128
38 li $t8, 3
39 sw $t8, 0($a1)
40 li $t8, -1
41 sw $t8, 4($a1)
42 li $t8, 0
43 sw $t8, 8($a1)
44 li $t8, 2
45 sw $t8, 12($a1)
46 li $t8, -1
47 sw $t8, 16($a1)
48 li $t8, 5
49 sw $t8, 20($a1)
50 addi $a1, $a1, 128
```

```

51  li $t8,6
52  sw $t8,0($a1)
53  li $t8,3
54  sw $t8,4($a1)
55  li $t8,2
56  sw $t8,8($a1)
57  li $t8,0
58  sw $t8,12($a1)
59  li $t8,6
60  sw $t8,16($a1)
61  li $t8,-1
62  sw $t8,20($a1)
63  addi $a1,$a1,128
64  li $t8,-1
65  sw $t8,0($a1)
66  li $t8,4
67  sw $t8,4($a1)
68  li $t8,-1
69  sw $t8,8($a1)
70  li $t8,6
71  sw $t8,12($a1)
72  li $t8,0
73  sw $t8,16($a1)
74  li $t8,2
75  sw $t8,20($a1)
76  addi $a1,$a1,128
77  li $t8,-1
78  sw $t8,0($a1)
79  li $t8,1
80  sw $t8,4($a1)
81  li $t8,5
82  sw $t8,8($a1)
83  li $t8,-1
84  sw $t8,12($a1)
85  li $t8,2
86  sw $t8,16($a1)
87  li $t8,0
88  sw $t8,20($a1)
89
90  addi $a1,$t0,4
91
92
93  # Call Bellman-Ford
94  jal bellman_ford
95
96  li $s6,0
97  addi $t8,$t0,0
98
99  # Print results
100 li $t0, 1
101 add $t1,$s7,$zero
102
103 li $s6, 0
104
105 print_entry:
106 addi $t1, $t1, 4
107 lw $a0, 0($t1)
108 add $s6,$s6,$a0

```

```

109 addi $t0, $t0, 1
110 sub $s5, $t0, $s0
111 bltz $s5, print_entry
112
113 lui $t8, 0x4000
114 addi $a0, $t8, 0x10
115 sw $s6, 0($a0)
116
117
118 loop:
119 j loop
120
121 #li $v0, 17
122 #syscall
123
124 bellman_ford:
125 ##### YOUR CODE HERE #####
126
127 # Initialization
128
129 add $t1, $s7, $zero
130 sw $zero, 0($t1)
131
132 li $t0, 1
133 li $t2, -1
134 init:
135 addi $t1, $t1, 4
136 sw $t2, 0($t1)
137 addi $t0, $t0, 1
138 blt $t0, $a0, init
139
140
141 # Relaxation for (n - 1) times
142 li $t0, 1
143 RforT:
144
145 # Relaxation on every edge each time
146 move $t2, $zero
147 RonE1:
148
149 li $t3, 0
150 RonE2:
151 addi $sp, $sp, -12
152 sw $a1, 0($sp)
153 sw $t0, 4($sp)
154 sw $t2, 8($sp)
155
156 sll $t5, $t2, 5
157 add $t4, $t5, $t3
158
159 add $t1, $s7, $zero
160 sll $t2, $t2, 2
161 add $t1, $t1, $t2
162 srl $t2, $t2, 2
163 lw $t5, 0($t1) # dist[u]
164
165 add $t1, $s7, $zero
166 sll $t3, $t3, 2

```

```

167 add $t1, $t1, $t3
168 srl $t3, $t3, 2
169 lw $t6, 0($t1) # dist[v]
170
171 sll $t4, $t4, 2
172 add $a1, $a1, $t4
173 srl $t4, $t4, 2
174 lw $t7, 0($a1) # graph[addr]
175
176 seq $t0, $t5, -1
177 seq $t2, $t7, -1
178 or $t0, $t0, $t2
179 bne $t0, $zero, continue
180
181 seq $t0, $t6, -1
182 add $t5, $t5, $t7 # dist[u] + graph[addr]
183 sgt $t2, $t6, $t5
184 or $t0, $t0, $t2
185 beq $t0, $zero, continue
186
187 add $t1, $s7, $zero
188 sll $t3, $t3, 2
189 add $t1, $t1, $t3
190 srl $t3, $t3, 2
191 sw $t5, 0($t1)
192
193
194 continue:
195 lw $a1, 0($sp)
196 lw $t0, 4($sp)
197 lw $t2, 8($sp)
198 addi $sp, $sp, 12
199
200 addi $t3, $t3, 1
201 blt $t3, $a0, RonE2
202
203 addi $t2, $t2, 1
204 blt $t2, $a0, RonE1
205
206 addi $t0, $t0, 1
207 blt $t0, $a0, RforT
208
209 jr $ra

```

启动 MARS 仿真器，使用相同的数据和代码进行测试，结果如下图（注：为了能在模拟器上运行，代码的初始化部分、数据读写并不相同，但计算最短路径的部分完全一致）。

```


8 3 5 10 8
— program is finished running —

```

$8 + 3 + 5 + 10 + 8 = 34(10\text{进制}) = 22(16\text{进制})$

使用 MARS 中的 Dump machine code or data in an available format 功能将汇编指令转为 168 个 32 位无符号随机整数，存储在 `sssp_bellman.hex` 中，然后使用 `format_instruction.py` 生成对应指令格式的 `sssp_bellman.txt` 文件，并将该文件中的内容复制到 `InstructionMemory.v` 文件中。


仿真结果如下：



可以正确的计算出了最短路径之和 22(16进制) 并存储在 22 号寄存器中，并且 ssd 依次输入对应的数据流。

生成比特流后，烧录进 FPGA。然后 CPU 开始计算最短路径。

计算结束后，输出所有最短路径之和，如下图：




发现 mars，CPU，仿真的最短路径之和互相吻合，均为 22（16进制）。

综合情况

面积分析

如下图所示，总共使用了 2269 个查找表（其中 1757 个被用于逻辑，512 个被用于存储），1633 个寄存器。

Name	Slice LUTs (20800)	Slice Registers (41600)	F7 Muxes (16300)	F8 Muxes (8150)	Slice (8150)	LUT as Logic (20800)	LUT as Memory (9600)	LUT Flip Flop Pairs (20800)	Bonded IOB (250)	BUFGCTRL (32)
top	2269	1633	533	192	910	1757	512	270	15	1
cpu_0 (CPU)	2269	1633	533	192	910	1757	512	270	0	0
bus (Bus)	766	206	263	128	276	254	512	53	0	0
data_mem_0 (D...	612	0	256	128	200	100	512	0	0	0
led_0 (LED)	1	32	0	0	21	1	0	0	0	0
ssd_0 (SSD)	41	46	7	0	23	41	0	19	0	0
clk_gen (clk_...	14	17	0	0	8	14	0	9	0	0
sys_tick_0 (SysT...	33	32	0	0	31	33	0	1	0	0
timer_0 (Timer)	79	96	0	0	58	79	0	33	0	0
ex_mem (EX_MEM...	486	106	13	0	201	486	0	32	0	0
id_ex (ID_EX_Reg)	54	163	0	0	78	54	0	23	0	0
if_id (IF_ID_Reg)	5	64	0	0	27	5	0	0	0	0
mem_wb (MEM_W...	20	38	0	0	25	20	0	0	0	0
pc_on_brk (PCOnBr...	16	32	0	0	20	16	0	0	0	0
program_counter (P...	268	32	1	0	117	268	0	32	0	0
reg_file (RegisterFile)	639	992	256	64	438	639	0	0	0	0



时序性能分析

如下图，WNS 为 1.679 ns。因此得该 CPU 理论工作频率为 $1 \div (10ns - 1.679ns) \approx 120.18MHz$ 。

Design Timing Summary		
Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 1.679 ns	Worst Hold Slack (WHS): 0.097 ns	Worst Pulse Width Slack (WPWS): 3.750 ns
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 8003	Total Number of Endpoints: 8003	Total Number of Endpoints: 2133
All user specified timing constraints are met.		

分析关键路径：

Summary

Name	Path 1
Slack	1.679ns
Source	cpu_0/mem_wb/mem_data_reg[19]/C (rising edge-triggered cell FDRE clocked by CLK {rise@0.000ns fall@5.000ns period=10.000ns})
Destination	cpu_0/ex_mem/alu_out_reg[2]/D (rising edge-triggered cell FDRE clocked by CLK {rise@0.000ns fall@5.000ns period=10.000ns})
Path Group	CLK
Path Type	Setup (Max at Slow Process Corner)
Requirement	10.000ns (CLK rise@10.000ns - CLK rise@0.000ns)
Data Path Delay	8.309ns (logic 1.780ns (21.423%) route 6.529ns (78.577%))
Logic Levels	7 (LUT3=2 LUT5=1 LUT6=4)
Clock Path Skew	-0.054ns
Clock Uncertainty	0.035ns

Data Path


Delay Type	Incr (ns)	Path (...)	Location	Netlist Resource(s)
FDRE (Prop fdre C Q)	(r) 0.456	5.575	Site: SLICE_X48Y90	cpu_0/mem_wb/mem_data_reg[19]/Q
net (fo=36, routed)	1.455	7.030		cpu_0/ex_mem/mem_data_reg[31][19]
LUT5 (Prop lut5 I0 O)	(r) 0.124	7.154	Site: SLICE_X40Y94	cpu_0/ex_mem/rt[19]_i_1_0/O
net (fo=3, routed)	1.008	8.162		cpu_0/ex_mem/latest_rt[19]
LUT3 (Prop lut3 I2 O)	(r) 0.150	8.312	Site: SLICE_X40Y89	cpu_0/ex_mem/alu_out[19]_i_21/O
net (fo=13, routed)	1.286	9.599		cpu_0/ex_mem/alu_in_2[19]
LUT6 (Prop lut6 I3 O)	(r) 0.326	9.925	Site: SLICE_X33Y80	cpu_0/ex_mem/alu_out[2]_i_22/O
net (fo=3, routed)	0.834	10.759		cpu_0/ex_mem/alu_out[2]_i_22_n_0
LUT3 (Prop lut3 I2 O)	(r) 0.148	10.907	Site: SLICE_X34Y78	cpu_0/ex_mem/alu_out[2]_i_14/O
net (fo=2, routed)	0.857	11.764		cpu_0/ex_mem/alu_out[2]_i_14_n_0
LUT6 (Prop lut6 I1 O)	(r) 0.328	12.092	Site: SLICE_X34Y78	cpu_0/ex_mem/alu_out[2]_i_7/O
net (fo=1, routed)	0.495	12.587		cpu_0/ex_mem/alu1/data7[2]
LUT6 (Prop lut6 I0 O)	(r) 0.124	12.711	Site: SLICE_X34Y77	cpu_0/ex_mem/alu_out[2]_i_3/O
net (fo=1, routed)	0.593	13.304		cpu_0/ex_mem/alu_out[2]_i_3_n_0
LUT6 (Prop lut6 I2 O)	(r) 0.124	13.428	Site: SLICE_X38Y79	cpu_0/ex_mem/alu_out[2]_i_1/O
net (fo=1, routed)	0.000	13.428		cpu_0/ex_mem/alu_out[2]
FDRE			Site: SLICE_X38Y79	cpu_0/ex_mem/alu_out_reg[2]/D
Arrival Time		13.428		

由 Data Path 可以看出，时钟上升沿来临时，先从 MEM/WB 流水线寄存器获得了指令，然后从寄存器堆中读取 `rt` 寄存器，再经过转发单元控制，获得最新的 `rt`，即 `latest_rt_id`，然后把其值传递给 EX/MEM，进行计算，因此，这应该对应 R 型指令的 EX 阶段。

硬件调试情况

在硬件调试的过程中，我遇到了许多问题，在我仿真完成的时候，我以为马上就要完成本次实验了，结果上板子的困难超出我的想象。如上面的显示，我使用 `clk_gen.v` 分频来实现 `ssd` 数据的轮换，但是我一直行为级仿真正确，在板子上什么也显示不出来。


我一直尝试修改代码，例如只使用 `ssd` 作为 `top` 而不用 `cpu` 进行仿真和上板子，但是板子上仍然什么都显示不出来，这时我查看了电路结构，发现：



为什么有的线是断的呢，我想这应该就是数码管不亮的原因，然后我查看 `ssd.v` 文件，发现是因为某些变量在多个 `always` 操作里面都改变了值，导致多线程冲突的问题，所以我把那些变量的改变都放在相同的 `always` 中，板子上成功显示出了数字。




但是还是不对，这个原因就比较简单了，是因为新的板子 0 和 1 表示的亮暗与之前的板子是反的，改完之后，终于显示正确了！！




性能分析

启动 MARS 仿真器，使用相同的数据和代码进行测试，结果如下图（注：为了能在模拟器上运行，代码的初始化部分、数据读写并不相同，但计算最短路径的部分完全一致）。通过 MARS 中的 Tools/Instruction Statistics 得到执行的指令情况如下图：



仿真时，运行周期数如下图所示



因此，有

$$CPI = \frac{clocks}{instr_num} = \frac{8762}{8368} = 1.0471$$

考虑 CPU 的主频为 120.18 MHz, 故平均每秒执行指令数为

$$n = \frac{freq}{CPI} = \frac{120.18 \text{ M}}{1.0471} = 114.77 \text{ M}$$

思想体会

在本次实验中, 我深刻体会到了硬件调试的艰辛和乐趣。我不仅对 MIPS 流水线 CPU 有了更深入的了解, 也锻炼了我的编程能力和解决问题的能力。

首先, 我在构建流水线 CPU 的过程中, 对 CPU 的工作原理有了更深入的了解。从单周期开始, 一步一步地添加功能和优化性能, 我体会到了流水线寄存器、转发、冒险、中断、异常、外设等等概念的实际意义和作用。我也学会了如何编写各种汇编程序来测试 CPU 的功能和性能。当看见烧在板子上的 CPU 能够跑着各种汇编程序时, 我感到非常自豪。

其次, 我在硬件调试的过程中, 遇到了许多问题, 有些是代码逻辑上的错误, 有些是电路结构上的问题, 有些是板子本身的特性。每一个问题都需要我仔细分析、查找资料、尝试修改、反复测试。在这个过程中, 我学会了如何使用 clk_gen.v 分频来实现 ssd 数据的轮换, 如何避免多线程冲突的问题, 如何适应不同板子的特性等等。我也发现了一些之前没有注意到的细节, 例如某些变量在多个 always 操作里面都改变了值, 导致电路结构中有的线是断的。当我最终解决了所有的问题, 看到板上成功显示出了数字, 我感到非常有成就感。

最后, 我在本项目中, 也提高了我的编程能力和开发效率。在开始本目前, 我先花了不少时间调研开发 verilog 项目的最佳环境, 最终配置了一套舒适的开发工具, 并且在之后的过程中, 不断增加自动化小工具。这些工具让我能够更方便地编写代码、进行仿真、查看波形、烧录板子等等。我也学会了如何使用 git 等版本控制工具来管理代码和文档。

总之, 本次实验让我收获满满! 在此, 还要感谢老师和助教的辛苦付出和指导!

文件清单

需要在 Vivado 2017.4 中建立该项目。

文件清单如下:

```
Pipeline
├─ Report.pdf
├─ src
│   ├── constraints
│   │   └─ top.xdc
│   ├── designs
│   │   └─ cpu
│   │       ├── ALU.v
│   │       ├── ALUControl.v
│   │       ├── BranchTest.v
│   │       ├── Bus.v
│   │       ├── clk_gen.v
│   │       ├── CPU.v
│   │       ├── Control.v
│   │       ├── DataMemory.v
│   │       ├── ForwardControl.v
│   │       └─ HazardUnit.v
```

```
| | | └─ InstructionMemory.v
| | | └─ PConBreak.v
| | | └─ ProgramCounter.v
| | | └─ RegisterFile.v
| | | └─ pipeline_registers
| | |   └─ EX_MEM_Reg.v
| | |   └─ ID_EX_Reg.v
| | |   └─ IF_ID_Reg.v
| | |   └─ MEM_WB_Reg.v
| | └─ external_devices
| |   └─ LED.v
| |   └─ SSD.v
| |   └─ SysTick.v
| |   └─ Timer.v
| |   └─ UART.v
| |   └─ UART_Rx.v
| |   └─ UART_Tx.v
| └─ top.v
└─ testbenches
    └─ test_cpu_behav.wcfg
    └─ assembly
        └─ sssp_mybellman.txt
        └─ sssp_mybellman.asm
        └─ sssp_mybellman.hex
    └─ test_cpu.v
└─ utilities
    └─ format_insturction.py
```