Міністерство освіти і науки України Національний технічний університет України «Київський політехнічний інститут»

Кафедра КЕОА

Лабораторна робота №2 з курсу: «Апаратні прискорювачі обчислень на мікросхемах програмованої логіки»

Виконав:

студент III-го курсу ФЕЛ

група ДК-02

Овдієнко П.К.

13.01.2023

Мета: в Simulink реалізувати підсистему, що розраховує модуль і аргумент комплексного числа для вхідних даних у форматах з фіксованою комою і плаваючою комою


Хід роботи

Варіант




1. В Simulink побудувати блок схеми обчислювачів модуля і аргументу комплексного числа для вхідного аргументу з фіксованої комою і плаваючою комою. Обчислювачі для вхідних даних з фіксованою комою і плаваючою комою будувати в окремих моделях Simulink.

Вигляд схеми з фіксованою комою:



Параметри "Uniform random number":



Параметр seed налаштований відповідно до номеру варіанту (для другого генератора випадкових чисел 23+1=24).

Значення мінімуму, максимуму були обрані наступним чином:

Відомо з лекції що, ціла частина знакового числа Fixed Point буде знаковою і приймає значення з діапазону: $-2^{(N-1)}...2^{(N-1)}...$

Дробова частина завжди додатня і приймає значення з діапазону $0...1-2^{(-M)}$.

Розрядність цілої частини N=K=23 (номер варіанту), розрядність дробової частини M=32-23=9. (Вираз N-1 використовується тому що в цілій частині в знакових числах виділяємо найстарший біт під знак.)

Розрахуємо мінімальне та максимальне значення:

Мінімальне (при цілій частині $-2^{(N-1)}$ та дробовй частині 0):

$$-2^{(N-1)}+0 = -2^{(23-1)} = -2^{22} = -4194304$$

Максимальне (ціла частина 2^(N-1)-1, дробова 1-2^(-M)):


$$2^{(N-1)-1+1-2^{(-M)}} = 2^{(N-1)-2^{(-M)}} = 2^{(23-1)-2^{(-9)}} =$$


$$=4194304 - (1/512) = 4194304 - 0,00195312.$$

Виділені значення і ϵ тим що було підставленно в мінімум та максимум.


Інші налаштування:

Параметри блоку "data type conversion":







Параметри блоків "product" (налаштування за замовчуванням):




Параметри блоку "add" (налаштування теж за замовчуванням):




Параметри блоку "sqrt":



Параметри блоку "Trigonometric Function":




Параметри блоку "data type convertion" для виходу o_Phase:




Зміни для схеми з плавуючою комою:


Вигляд схеми:




Налаштування Simulink:



Параметри блоку "data type convertion":




Зміни в submodule:



2. Для моделі обчислювача з вхідними даними у фіксованій комі та для моделі обчислювача з вхідними даними у плаваючій комі в логічному аналізаторі Simulink переглянути залежність від часу даних на вході обчислювача, а також даних на виході кожного обчислювача (розраховані значення модуля і аргументу комплексного числа) і еталонних значень результату (значення модуля і аргументу розраховані у блоці "Complex to Magnitude-Angle"). Переконатися, що еталонні значення результату або дорівнюють розрахованим значенням, або відрізняються на незначне значення похибки.

Налаштування аналізатора:



Значення для схеми fixedpoint:



Значення для схеми floatpoint:



Як можна побачити з графіків значення для обох схем, що в першому що в другому графіку, еталонні значення майже однакові з розрахованими значеннями і вони відрізняються на невеличку похибку.

3. Додати у звіт згенерований код на Verilog та результат синтезу згенерованого коду в Quartus для створеної підсистеми (звіт по апаратним витратам, результат виклику RTL Viewer).

Для FixedPoint:

```
234567890112345678901223456789012334566789412344444445
             File Name: hdlsrc\fixedpoint\Enabled_Subsystem.v
Created: 2023-01-13 04:38:39
           ^{\prime}/ Generated by MATLAB 9.12 and HDL Coder 3.20
             -- Rate and Clocking Details
           / -- ------/
/ Model base rate: 1
/ Target subsystem base rate: 1
           / Clock Enable Sample Time
                                1
                                                    Clock Enable Sample Time
             Output Signal
                                        ce_out
              O_MAGNITUDE
             o_PHASE
                                                           ce_out
          ///
// Module: Enabled_Subsystem
/// Source Path: fixedpoint/Enabled Subsystem
/// Hierarchy Level: 0
          `timescale 1 ns / 1 ns
        module Enabled_Subsystem
3 (clk,
reset,
clk_enable,
```

```
(clk,
                                                           cik,
reset,
clk_enable,
i_VALID,
i_COMPLEX_VALUE_re,
i_COMPLEX_VALUE_im,
 46
47
48
49
                                                            ce out.
   50
                                                           O_VALID,
O_MAGNITUDE,
  51
52
53
54
                                                           o_PHASE);
  55
56
                                                     clk;
reset;
clk_enable;
[63:0] i_VALID; // double
signed [31:0] i_COMPLEX_VALUE_re; // sfix32_En9
signed [31:0] i_COMPLEX_VALUE_im; // sfix32_En9
ce_out;
[63:0] o_VALID; // double
signed [32:0] o_MAGNITUDE; // sfix33_En9
signed [15:0] o_PHASE; // sfix16_En13
                              input
input
input
   57
  58
59
                             input
input
output
  60
61
62
63
64
65
66
                             output
output
                             output
                           wire enb;
reg [63:0] delayMatch_reg [0:33]; // ufix64 [34]
wire [63:0] delayMatch_reg_next [0:33]; // ufix64 [34]
wire [63:0] i_VALID_1; // ufix64
wire signed [63:0] Product_out1; // sfix64_En18
wire signed [63:0] Product_out1; // sfix64_En18
wire signed [63:0] Add_out1; // sfix64_En18
wire signed [32:0] Sqrt_out1; // sfix33_En9
wire signed [31:0] Trigonometric_Function_out1; // sfix32_En29
wire signed [15:0] Data_Type_Conversion_out1; // sfix16_En13
reg signed [15:0] delayMatchl_reg_next [0:19]; // sfix16_En13 [20]
wire signed [15:0] Data_Type_Conversion_out1_1; // sfix16_En13
  67
                             wire enb:
  68
69
70
71
72
73
74
75
76
77
78
80
  81
82
                             assign enb = clk_enable;
  83
84
85
                             always @(posedge clk or posedge reset)
begin : delayMatch_process
if (reset == 1'b1) begin
    delayMatch_reg[0] <= 64 h00000000000000000;</pre>
                 86
87
                  Þ
    80
81
                                assign enb = clk_enable;
    82
83
84
85
                            86
87
88
    89
90
91
92
93
94
95
96
97
98
                                                 delayMatch_reg[9
delayMatch_reg[1
delayMatch_reg[2
delayMatch_reg[2
delayMatch_reg[2
delayMatch_reg[2]]
 100
101
102
                                                                                                               103
104
105
 106
107
                                                                                                               delayMatch_reg[
delayMatch_reg[
delayMatch_reg[
 108
 109
110
 111
112
113
                                                  delayMatch_reg[
delayMatch_reg[
delayMatch_reg[
                                                                                                               114
115
116
117
118
119
                                                  delayMatch_reg[
delayMatch_reg[
delayMatch_reg[
                                                  delayMatch_reg[
delayMatch_reg[
                                                  delayMatch_reg[31]
delayMatch_reg[32]
delayMatch_reg[33]
delayMatch_reg[33]
                                                                                                                <= 64 'h000000000000000000
 120
121
122
                   else begin
```

```
121
                                 end
122
              ᆸ
                                 else begin
                                             (enb) begin
123
              delayMatch_reg[0]
                                                                                       <= delayMatch_reg_next[0];
124
125
                                           delaýMatch_reg
                                                                                              delayMatch_reg_next
                                                                                        <=
126
                                           delayMatch_reg
                                                                                              delayMatch_reg_next
                                                                                        <=
127
                                           delayMatch_reg
                                                                                              delayMatch_reg_next
128
                                          delayMatch_reg
                                                                                              delayMatch_reg_next
129
                                           delayMatch_reg
                                                                                              delayMatch_reg_next
                                           delayMatch_reg
130
                                                                                              delayMatch_reg_next
                                           delayMatch_reg
                                                                                              delayMatch_reg_next
131
132
                                          delayMatch_reg
                                                                                              delayMatch_reg_next
                                                                                         (= delayMatch_reg_next[9];
<= delayMatch_reg_next[10];
<= delayMatch_reg_next[11];
<= delayMatch_reg_next[12];</pre>
133
                                           delayMatch_reg
134
                                           delayMatch_reg
135
                                           delaýMatch_reg
                                          delayMatch_req
136
                                                                                                delayMatch_reg_next[1
delayMatch_reg_next[1
                                           delayMatch_reg
137
                                          delayMatch_reg
138
                                                                                          <=
                                                                                                delayMatch_reg_next[1
delayMatch_reg_next[1
                                           delayMatch_reg
139
                                                                                          <=
                                          delayMatch_reg
140
                                                                                          <=
                                                                                                delayMatch_reg_next[1
delayMatch_reg_next[1
                                           delayMatch_reg
141
                                                                                          <=
142
                                          delayMatch_reg
                                                                                          <=
                                           delayMatch_reg
                                                                                                 delayMatch_reg_next[1
143
                                                                                          <=
                                          delayMatch_reg
144
                                                                                          <= delayMatch_reg_next
145
                                           delayMatch_reg
                                                                                                 delayMatch_reg_next[
146
                                          delayMatch_reg
                                                                                                delayMatch_reg_next
                                                                                          <=
                                          delayMatch_reg
147
                                                                                          <=
                                                                                                 delayMatch_reg_next[
148
                                          delayMatch_reg
                                                                                          <= delayMatch_reg_next
                                           delayMatch_reg
149
                                                                                                 delayMatch_reg_next[
                                                                                          <=
                                          delayMatch_reg
150
                                                                                          <= delayMatch_reg_next[
151
152
                                          delayMatch_reg
                                                                                          <=
                                                                                                 delayMatch_reg_next[
                                          delayMatch_reg
                                                                                          <= delayMatch_reg_next
153
154
                                           delayMatch_reg
                                                                                                 delayMatch_reg_next
                                                                                          <=
                                          delayMatch_reg
                                                                                          <= delayMatch_reg_next
155
                                           delayMatch_reg
                                                                                          <=
                                                                                                delayMatch_reg_next[
156
                                          delayMatch_reg
                                                                                          <= delayMatch_reg_next
                                           delayMatch_reg[33]
157
                                                                                                 delayMatch_reg_next[33];
158
                                      end
159
                                 end
160
                            end
161
                   assign i_VALID_1 = delayMatch_reg[33];
assign delayMatch_reg_next[0] = i_VALID;
assign delayMatch_reg[0];
assign i_VALID_1 = delayMatch_reg[0];
assign i_VALID_1 = delayMatch_reg[0];
assign i_VALID_1 = delayMatch_reg[0];
assign i_VALID_1 = delayMatch_reg[1];
assign delayMatch_reg_next[0] = i_VALID;
assign delayMatch_reg_next[1] = delayMatch_reg[0];
assign delayMatch_reg_next[1] = delayMatch_reg_next[1];
assign delayMatch_reg_next[1] = 
161
162
163
164
                                 delayMatch_reg_next
delayMatch_reg_next
delayMatch_reg_next
165
                   assign
assign
                                                                                       delayMatch_reg
delayMatch_reg
166
167
                                 delayMatch_reg_next
delayMatch_reg_next
                                                                                       delayMatch_reg
delayMatch_reg
168
169
                    assian
170
171
172
                                 delayMatch_reg_next
delayMatch_reg_next
delayMatch_reg_next
                                                                                        delayMatch_reg
                                                                                       delayMatch_reg[
delayMatch_reg[
                    assign
                    assign
173
174
                    assign
assign
                                 delayMatch_reg_next
delayMatch_reg_next
                                                                                         delayMatch_reg
delayMatch_reg
                                 delayMatch_reg_next
delayMatch_reg_next
delayMatch_reg_next
delayMatch_reg_next
delayMatch_reg_next
175
176
177
                                                                                         delayMatch_reg
delayMatch_reg
delayMatch_reg
                    assion
                    assign
178
                                                                                         delayMatch_reg
delayMatch_reg
                    assign
                    assign
180
181
                                 delayMatch_reg_next
delayMatch_reg_next
                                                                                          delayMatch_reg
                                                                                         delayMatch_reg
                    assian
                                 delayMatch_reg_next
delayMatch_reg_next
delayMatch_reg_next
182
                                                                                          delayMatch_reg
                                                                                         delayMatch_reg
delayMatch_reg
183
                    assign
                    assiğn
                                 delayMatch_reg_next
delayMatch_reg_next
                    assign
assign
                                                                                         delayMatch_reg
delayMatch_reg
185
186
                                 delayMatch_reg_next
delayMatch_reg_next
                                                                                         delayMatch_reg
delayMatch_reg
delayMatch_reg
187
188
                    assian
                                  delayMatch_reg_next
                    assign
                                 delayMatch_reg_next
delayMatch_reg_next
190
                    assign
                                                                                         delayMatch_reg
delayMatch_reg
191
                    assign
                                 delayMatch_reg_next
delayMatch_reg_next
192
193
                                                                                          delayMatch_reg
                                                                                          delayMatch_reg
                    assion
                    assign
194
                                 delayMatch_reg_next
                                                                                         delayMatch_reg
                   assign delayMatch_reg_next[32]
assign delayMatch_reg_next[33]
195
                                                                                         delayMatch_reg[31];
delayMatch_reg[32];
196
197
198
199
                    assign Product_out1 = i_COMPLEX_VALUE_re * i_COMPLEX_VALUE_re;
200
201
202
203
```

```
assign Product_out1 = i_COMPLEX_VALUE_re * i_COMPLEX_VALUE_re;
            assign Product1_out1 = i_COMPLEX_VALUE_im * i_COMPLEX_VALUE_im;
            assign Add_out1 = Product_out1 + Product1_out1;
           Sqrt u_Sqrt (.clk(clk),
       reset(reset),
.enb(c1k_enable),
.din(Add_out1), // sfix64_En18
.dout(Sqrt_out1) // sfix33_En9
            assign o_MAGNITUDE = Sqrt_out1;
           atan2_cordic_nw u_Trigonometric_Function_inst (.clk(clk),
                                                                          .c.k(clk),
.reset(reset),
.enb(clk_enable),
.y_in(i_COMPLEX_VALUE_im), // sfix32_En9
.x_in(i_COMPLEX_VALUE_re), // sfix32_En9
.angle(Trigonometric_Function_out1) // si
                                                                                                                          // sfix32_En29
            assign Data_Type_Conversion_out1 = Trigonometric_Function_out1[31:16];
            assign Data_Type_Conversion_out1 = Trigonometric_Function_out1[31:16];
 229
230
231
232
233
234
235
236
227
240
241
242
243
244
245
246
257
259
260
261
262
263
264
265
267
269
269
271
272
273
```

```
256
257
                         end
                        else begin
if (enb)
          \Box
                                                                  <= delayMatch1_reg_next[0];
<= delayMatch1_reg_next[1];
<= delayMatch1_reg_next[2];
<= delayMatch1_reg_next[3];
<= delayMatch1_reg_next[4];</pre>
258
                                  (enb) begin
          delayMatch1_reg[0]
259
260
                                delayMatch1_reg
261
                                delayMatch1_reg
262
                                delayMatch1_reg
263
                                delayMatch1_reg
                                delayMatch1_reg
delayMatch1_reg
delayMatch1_reg
delayMatch1_reg
264
265
266
                                                                   <= delayMatch1_reg_next[
<= delayMatch1_reg_next[
                                                                    <= delayMatch1_reg_next
267
                                                                         delayMatch1_reg_next
                                                                    <=
268
                                delayMatch1_reg
                                                                    <= delayMatch1_reg_next[9];
                                                                    <= delayMatch1_reg_next[9];
<= delayMatch1_reg_next[10];
<= delayMatch1_reg_next[11];
<= delayMatch1_reg_next[12];
<= delayMatch1_reg_next[14];
<= delayMatch1_reg_next[14];
<= delayMatch1_reg_next[16];
<= delayMatch1_reg_next[16];
<= delayMatch1_reg_next[17];</pre>
269
270
                                delayMatch1_reg
                                delayMatch1_reg
271
272
273
274
275
                                delayMatch1_reg
                                delayMatch1_reg
                                delayMatch1_reg
delayMatch1_reg
delayMatch1_reg
276
277
                                delayMatch1_reg
                                                                      <= delayMatch1_reg_next
                                delayMatch1_reg
                                                                      <= delayMatch1_reg_next
278
279
                                delaýMatch1_reg[19]
                                                                      <= delayMatch1_reg_next[19];
                            end
280
                         end
281
                     end
281
282
                      end
                  assign Data_Type_Conversion_out1_1 = delayMatch1_reg[19];
assign delayMatch1_reg_next[0] = Data_Type_Conversion_out
assign delayMatch1_reg_next[1] = delayMatch1_reg[0];
assign delayMatch1_reg_next[2] = delayMatch1_reg[1];
283
                                                                            t1_1 = delayMatch1_reg[19];
= Data_Type_Conversion_out1;
= delayMatch1_reg[0];
= delayMatch1_reg[1];
= delayMatch1_reg[2];
= delayMatch1_reg[3];
= delayMatch1_reg[4];
= delayMatch1_reg[5];
= delayMatch1_reg[6];
= delayMatch1_reg[7];

284
285
286
                  assign delayMatch1_reg_next[assign delayMatch1_reg_next[
287
288
                  assign delayMatch1_reg_next
assign delayMatch1_reg_next
289
290
                  assign delayMatch1_reg_next
291
                                                                                 delayMatch1_reg
292
                  assign delayMatch1_reg_next
                  assign delayMatch1_reg_next[9
assign delayMatch1_reg_next[1
                                                                                 delayMatch1_reg[8]
293
294
                                                                               = delayMatch1_reg[9]
                                                                                   delayMatch1_reg[9];
delayMatch1_reg[10]
295
                  assign delayMatch1_reg_next[11
                                                                               = delayMatch1_reg[11];

= delayMatch1_reg[12];

= delayMatch1_reg[13];


= delayMatch1_reg[14];

= delayMatch1_reg[15];


= delayMatch1_reg[16];

= delayMatch1_reg[17];

= delayMatch1_reg[18];
296
                  assign delayMatch1_reg_next
297
                  assign delayMatch1_reg_next
298
                  assign delayMatch1_reg_next[1
299
                  assign delaýMatch1_reg_next|
300
                  assign delayMatch1_reg_next
 301
                  assign delayMatch1_reg_next
 302
                  assign delayMatch1_reg_next
303
                  assign delayMatch1_reg_next[19]
304
305
 306
                  assign o_PHASE = Data_Type_Conversion_out1_1;
 307
308
309
                  assign ce_out = clk_enable;
 310
311
                  assign o_VALID = i_VALID_1;
312
313
              endmodule // Enabled_Subsystem
 314
315
```




RTL Viewer:





Для FloatPoint:

```
| Section | Sect
```

```
| Section | Sect
```








5. Створити тестбенч в Matlab для створеної підсистеми і додати в звіт результат симуляції тестбенча в Modelsim/Questasim.

Для FixedPoint:



Для FloatPoint:

