
DIM0129 - 2026.2 - Projeto da unidade 3

Miniacelerador de Rede Neural integrado ao RISC-V

Projeto

Projetar e implementar, em SystemVerilog, um miniacelerador de hardware capaz de executar as operações matemáticas de um neurônio artificial.



Neurônio artificial implementado em hardware

Etapa 1 - Miniacelerador com 2 multiplicadores

Implementar um módulo de hardware que calcule a saída de um neurônio artificial com duas entradas e dois pesos:

$$y = \max(0, x_1 w_1 + x_2 w_2)$$

Requisitos:

- Utilizar entradas e pesos inteiros de 8 bits com sinal.
- Implementar duas multiplicações em paralelo.
- Somar os resultados das multiplicações.
- Implementar a função de ativação ReLU, que retorna zero para valores negativos e mantém valores positivos.
- Utilizar uma saída de 32 bits com sinal.
- Desenvolver um testbench para validar o funcionamento do circuito.

Nesta etapa, não é necessário utilizar clock, memória ou unidade de controle. O circuito pode ser puramente combinacional.

Etapa 2 - Integração do miniacelerador ao RISC-V

Integrar o miniacelerador de dois multiplicadores ao processador RISC-V desenvolvido na Unidade 2.

O acelerador deverá funcionar como uma unidade de hardware especializada, responsável pela execução da operação do neurônio artificial.

Requisitos:

- Adicionar o módulo do acelerador ao projeto do processador.
- Definir como os operandos serão enviados ao acelerador.
- Permitir que o processador selecione a execução do acelerador.
- Disponibilizar o resultado para o processador.
- Criar um programa de teste que execute a operação e verifique o resultado.

Os alunos poderão reutilizar os conhecimentos adquiridos com as instruções customizadas implementadas na Unidade 2.

Simplificação: não é necessário implementar um novo banco de registradores, memória exclusiva, pipeline ou uma rede neural completa.

A interface entre o processador e o acelerador deverá ser documentada, incluindo o mecanismo utilizado para fornecer os quatro operandos (duas entradas e dois pesos) e recuperar o resultado.

Entregáveis

1. Código SystemVerilog do acelerador de 2 multiplicadores
2. Testbenches e resultados de simulação
3. Diagrama de blocos da arquitetura
4. Código do processador RISC-V com o acelerador integrado
5. Programa de teste demonstrando a execução da operação
6. Relatório técnico contendo decisões arquiteturais e resultados

Critérios de avaliação

Critério	Pontuação
Etapa 1 — Acelerador com 2 multiplicadores	3,5
Etapa 2 — Integração ao RISC-V	3,5
Testes e validação	1,5
Análise arquitetural e relatório	1,5
Total	**10,0**

Como enviar os quatro operandos do processador para o acelerador

Utilizar uma interface com registradores internos no acelerador e duas novas instruções customizadas:

Instrução: **acc_load rs1, rs2**

Envia um par de operandos (entrada e peso) para o acelerador

Instrução: **acc_exec rd**

Calcula o resultado com os operandos previamente carregados e escreve em rd

A instrução acc_load seria executada duas vezes, armazenando sequencialmente os dois pares. Depois, acc_exec acionaria as duas multiplicações e a ReLU.