

Bài tập 1

Xét một không gian địa chỉ có 12 trang, mỗi trang có kích thước 2K, ánh xạ vào bộ nhớ vật lý có 32 khung trang.

- a. Địa chỉ logic gồm bao nhiêu bit?
- b. Địa chỉ physic gồm bao nhiêu bit?

Bài tập 2

Xét một hệ thống sử dụng kỹ thuật phân trang, với bảng trang được lưu trữ trong bộ nhớ chính.

- a. Nếu thời gian cho một lần truy xuất bộ nhớ bình thường (memory reference) là 200ns thì mất bao nhiêu thời gian cho một thao tác truy xuất bộ nhớ (paged memory reference) trong hệ thống này?
- b. Nếu sử dụng TLBs với hit-ratio là 75%, thời gian để tìm trong TLBs xem như bằng 0, tính thời gian truy xuất bộ nhớ (effective access time) trong hệ thống?

Bài tập 3

Cho bảng trang như hình dưới.

- Địa chỉ vật lý 6568 sẽ được chuyển thành địa chỉ ảo bao nhiêu? Biết rằng kích thước mỗi frame là 1K bytes.
- Địa chỉ ảo 3254 sẽ được chuyển thành địa chỉ vật lý bao nhiêu? Biết rằng kích thước mỗi frame là 2K bytes.

0	6
1	4
2	5
3	7
4	1
5	9

Bài tập 4

Xét một hệ thống sử dụng kỹ thuật phân trang, với bảng trang được lưu trữ trong bộ nhớ chính. Nếu sử dụng TLBs với hit-ratio (tỉ lệ tìm thấy) là 87%, thời gian để tìm trong TLBs là 24 ns. Thời gian truy xuất bộ nhớ trong hệ thống (effective memory reference time) là 175ns. Tính thời gian cho một lần truy xuất bộ nhớ bình thường?

Bài tập 5

Biết thời gian truy xuất trong bộ nhớ thường không sử dụng TLBs là 250ns. Thời gian tìm kiếm trong bảng TLBs là 26ns. Hỏi xác suất tìm thấy trong TLBs bằng bao nhiêu nếu thời gian truy xuất trong bộ nhớ chính là 182ns?

Bài tập 6

Xét một hệ thống có bộ nhớ được cấp phát theo cơ chế phân trang với kích thước trang và khung trang là 1024 byte. Một tiến trình có kích thước 4096 byte được nạp vào 4 khung trang trong bộ nhớ vật lý.

Biết các địa chỉ luận lý **520, 3456, 1564, 2716** của tiến trình lần lượt được chuyển thành các địa chỉ vật lý **2568, 4636, 1692, 5524**. Vẽ bảng phân trang của tiến trình này.