“中国电子杯”第三届高校 ICT 产教融合创新大赛

赛题二 · 模拟电路 AI 智能化设计

技术报告

从自然语言 Spec 到全 PVT 验证的端到端模拟电路智能设计系统

命题单位	北京华大九天科技股份有限公司
参赛平台	PyAether 全定制设计平台 · 九天服务器（Aether + ALPS + MDE）
核心指标	平台自动分 84.9584 / 100（初始解 78.27）
报告版本	v1.0
成文日期	2026-10-19

核心内容预览

本页为作品核心亮点速览，完整论证见后续各章。

五个核心亮点

- 全链路打通：自然语言需求 → 结构化 Spec → 拓扑识别与参数约减 → 尺寸优化 → 全 PVT 验证 → 反标电路图，五个环节均有可复现脚本与产物。
- 参数约减 55.2%：105 个原始尺寸变量压缩为 47 个自由变量，识别覆盖率 59/59，且约减后网表与原始网表连接关系逐条一致（闭环校验）。
- 平台自动分 84.9584：四项硬约束（PM/GM/DC Gain/I_OPA）全部满分，时间分满分，相对初始解 78.27 提升 6.69 分。
- 找到并解决了“全员 0 分”的根因：官方 MDE corner 配置写死旧机绝对路径，导致仿真必失败、最优解文件不写出、评分器七项全 0。
- 智能体而非“调一次模型”：模块一用工具注册表 + 决策循环实现，每一步 thought/action/observation 均落盘为可追溯的推理链日志。

关键数字

项目	数值	来源文件
平台自动分	84.9584 / 100	Submission/05/2026_EDA_case1_score.txt
初始解自动分	78.27	module3/操作指南-正式跑与收尾.md
相位裕度 PM（最坏角）	61.20°（≥50 ✅）	best_result.txt
增益裕度 GM（最坏角）	-10.84 dB（≤-10 ✅）	best_result.txt
直流增益 DC Gain（最坏角）	45.85 dB（≥40 ✅）	best_result.txt
工作电流 I_OPA（最坏角）	0.839 mA（≤3 ✅）	best_result.txt
单位增益带宽 UGB（最坏角）	13.84 MHz	best_result.txt
芯片面积	8361.08 μm²	best_result.txt
原始 → 约减后变量	105 → 47（55.2%）	module2/var_reduction.csv
识别功能模块 / 对称对 / Dummy	13 / 22 / 4	module2/module_report.json
全 PVT 覆盖角数	9 角（TT/FF/SS × 3 电压 × 3 温度）	module4_交付物/3_pvt/per_corner.csv
优化总耗时 / 评估次数	6941.5 s / 204 次	Submission/06/性能汇总.md
内存峰值	556 MB	Submission/06/性能汇总.md

目录

第 1 章　赛题理解与总体方案

第 2 章　系统架构与运行环境

第 3 章　模块一：自然语言 Spec 解析（智能体）

第 4 章　模块二：拓扑模块识别与参数约减

第 5 章　模块三：基于约束的多目标尺寸优化

第 6 章　模块四：PyAether 辅助自动化流程脚本

第 7 章　全链路结果与全 PVT 验证

第 8 章　算法性能与代码质量

第 9 章　工程难点与关键修正

第 10 章　创新点与可扩展性

第 11 章　结论与后续工作

A　附录 A　交付物清单与复现命令

B　附录 B　指标口径与单位约定

C　附录 C　术语表

第 1 章　赛题理解与总体方案

1.1 赛题要求拆解

赛题要求构建一个“能理解自然语言、自主完成模拟电路拓扑模块识别与尺寸优化”的智能设计体，由四个模块组成：自然语言 Spec 解析、拓扑模块识别与参数约减、基于约束的多目标尺寸优化、PyAether 辅助自动化流程脚本。前两个模块在本地部署，后两个模块在九天服务器（Linux CentOS + VNC）运行。

评分由三部分构成：通用提交报告 20 分、客观性能 70 分、PyAether 基础知识问卷 10 分。其中客观性能又细分为：Spec 解析与参数约减 20 分、约束条件满足 30 分、多目标优化目标 40 分、总运行时间 10 分。

1.2 我们读到的三个关键事实

在动手之前，我们先把三件事确认清楚，这决定了后续所有工程取舍：

事实一：评分器是唯一真相来源，而不是赛题 PDF

九天平台上的 run_score.sh 与 score.py 是实际给分的程序。二者与赛题 PDF 6.3 的评分表并不完全一致，例如 PDF 中时间分上限为 10 分，而平台 score.py 的 time_base 为 7200 秒、该项实际给出 20 分。因此我们所有“数字口径”一律以 score.py 为准，PDF 只用于理解意图。

事实二：不写出最优解文件，直接 0 分

score.py 的输入是优化脚本产出的 *_best_params.txt。若该文件不存在，评分器打印“Best param file not exists!!!!”，七项全部记 0。这一点在官方参考包的一次真实评测中被完整复现（见第 9 章），也是我们后来所有兜底设计的出发点。

事实三：单电路总运行时间上限 3 小时，但时间分在 7200 秒就已封顶

平台 time_base=7200，超过即按 7200/t×时间分线性掉分。因此优化预算必须夹在 7200 秒以内，而不是用满 3 小时。

1.3 总体技术路线

四个模块按“数据向下游流”的方式串联：模块一产出 JSON Spec，其约束项直接对应模块三的目标函数；模块二从网表出发产出约减后的变量清单与网表，为模块三缩减搜索维度；模块三在服务器上调用 MDE 仿真完成尺寸优化并写出最优尺寸；模块四负责参数化、连接关系导出、仿真、反标与一键串联，既服务于模块二的输入，也负责把模块三的最优解写回电路图并生成 PVT 报告。


模块	输入	输出	运行位置

一　Spec 解析	自然语言需求文本	结构化 Spec（JSON）	本地
二　拓扑识别与约减	电路网表（Spectre）	变量清单、约减后网表、识别报告	本地
三　尺寸优化	变量清单 + MDE 环境	最优尺寸、优化日志、评分结果	九天服务器
四　自动化脚本	电路图 + MDE 环境	参数化导出、连接关系、PVT 指标、反标视图	九天服务器

第 2 章　系统架构与运行环境

2.1 总体架构

系统由“本地智能体层”与“服务器执行层”两层组成。本地层只依赖 Python 与大模型 API，负责自然语言理解、网表静态分析与参数约减；服务器层依赖 PyAether/Aether/ALPS/MDE，负责真实电路操作与 SPICE 级仿真。两层通过纯文本文件（JSON / CSV / netlist / txt）交接，不传二进制、不共享内存，保证任一层可单独复现。



2.2 运行环境

项	本地层	服务器层
操作系统	Windows 10/11	Linux CentOS（VNC 桌面）
解释器	Python 3.12	pythone（赛方封装，需 source setup.bash）
关键依赖	openai、python-docx（文档）、标准库	pyAether、Aether、ALPS、MDE、numpy、scipy
大模型	Qwen3.8-Max（OpenAI 兼容接口，API Key 走环境变量）	不调用
License	不需要	PY_AETHER、DM（由 setup.bash 注入）

一个必须写进文档的坑：服务器上的解释器不叫 python，而叫 pythone，且必须先 source setup.bash 才会出现在 PATH 中。未 source 时脚本既找不到解释器也拿不到 license，报错信息却与代码无关，极易误判。

2.3 接口契约

服务器评分包装 run_score.sh 实际传给优化脚本 7 个参数（不是赛题 PDF 示例的 8 个）：

```
pythone optimization.py \
  --ae_lib 2026_EDA_case1 --ae_cell OPA --ae_view schematic \
  --mde_cell OPA_loopgain --mde_view spe_state1_Corner \
  --param_file case1_params_0.txt \
  --best_param_file 2026_EDA_case1_best_params.txt
```

其中最容易被忽略、但决定生死的两项是：--param_file 指定初始解（105 行、三列 CSV 格式），--best_param_file 指定最优解的写出位置。我们的提交脚本严格使用同一套 schema 回写，不自行删改参数项，避免改变赛方的参数化口径。

第 3 章　模块一：自然语言 Spec 解析（智能体）

3.1 为什么必须是智能体，而不是“调一次模型”

赛题把模块一明确写成「自然语言 Spec 解析（智能体）」，并在参赛平台一节要求「第 1、2 智能体部分本地部署」「指定大语言模型 Qwen3.8-Max，使用 API Key 调用」。我们的实现因此不是“一次 prompt → 解析 JSON”的单次调用，而是带工具注册表与决策循环的智能体：大模型负责选择工具与判断，具体解析、单位归一化、schema 校验由确定性 Python 工具完成。

这样做有三个工程收益：其一，数值解析不依赖模型“算得准”，避免单位换算类幻觉；其二，模型不可用时（无 Key、超时、限流）可退化为确定性工具链，仍产出合规 JSON；其三，每一步决策都留下 thought/action/observation，天然满足赛题对推理链日志的要求。

3.2 工具注册表

顺序	工具名	职责
1	parse_requirement(text)	确定性解析需求文本，给出基线指标（不让模型凭空编造数值）
2	normalize_metric_unit(...)	口语化指标名/单位归一化（如“度”→“deg”、“兆”→“MHz”）
3	validate_spec_schema(spec)	校验四要素：硬约束项 / 优化目标 / 指标单位 / 目标优先级
4	check_grading_gates(spec)	核对评分门槛 PM≥50° 、GM≤-10 dB、I_OPA≤3 mA、DC_Gain≥40 dB 是否齐全
5	lookup_device_bounds()	返回器件取值范围，供模块三构造搜索边界
6	emit_structured_spec(spec)	产出最终 Spec 并结束流程

3.3 系统提示词的设计

系统提示词（system_prompt.txt，72 行）承担四类约束，均是可判定的规则而非泛泛要求：

- 身份与目标：明确“不是写解释，而是调用工具完成解析并产出 JSON”。
- 输出结构：固定 design_type / constraints / objectives / pvt_condition / worst_case 五个顶层字段；constraints 每项必须含 name/op/value/unit/type/priority，objectives 每项必须含 name/direction/unit/priority。
- 单位归一化：电流统一 mA、频率统一 MHz、增益与裕度统一 dB、角度统一 deg、长度统一 μm、面积统一 μm^2。
- 语义与兜底：阈值型描述进 constraints，方向型描述进 objectives，同一指标可两者都有；增益裕度统一归到负值域；需求未写 PVT 时默认全角最坏情况；用户没写但评分要卡的四个门槛必须自动补进 constraints。

这四条里，最后一条是“防丢分”设计。赛题给出的样例句子里并没有出现 PM、GM、I_OPA 的具体数值，但这三项在评分表里各自对应 10 分，任一不满足该项直接归零。如果不把“底线补全”写成硬规则，模型会严格按输入文本解析，结果必然漏项。

3.4 配置文件

配置与密钥分离：config.json 只放模型名、接口地址、生成参数与 API Key 的环境变量名，密钥本身通过环境变量注入，不落盘、不入库。

```
{
  "model": "qwen3.8-max",
  "base_url": "https://<业务空间>.cn-beijing.maas.aliyuncs.com/compatible-mode/v1",
  "api_key_env": "DASHSCOPE_API_KEY",
  "temperature": 0.2,
  "max_tokens": 4096,
  "timeout_s": 120,
  "max_retries": 3,
  "prompt_file": "../system_prompt.txt",
  "output_dir": "./output"
}
```

3.5 决策循环与推理链日志

每次运行产出两份资料：结构化结果 spec_case1.json，以及推理链日志 trace_spec.jsonl。日志为逐行 JSON，每行记录一步：thought（为什么这么做）、action（调了哪个工具）、observation（工具返回）、decision（采用/否决）、source（llm 还是 rule_fallback）。

这份日志的直接用途是回答评委会问的“为什么”。例如“为什么把‘不得低于 40 dB’放进 constraints 而不是 objectives”，日志里能查到当时的判断依据是提示词的语义规则第 1 条，而不是事后解释。

3.6 输出结果与四要素自检

字段	内容	是否满足评分要求
design_type	fully_differential_opamp_with_cmfb	✅
constraints（4 项）	DC_Gain ≥ 40 dB；Phase_Margin ≥ 50°；Gain_Margin ≤ -10 dB；I_OPA ≤ 3 mA	✅ 每项含 name/op/value/unit/type/priority
objectives（4 项）	Power 最小化；DC_Gain 最大化；UGB 最大化；Area 最小化	✅ 每项含 name/direction/unit/priority
pvt_condition	all_corners	✅
worst_case	true	✅

对照评分口径“硬约束项、优化目标、指标单位、目标优先级，每缺一项扣 1 分”，上述四类信息在本结果中均完整存在，且没有空单位字段。

3.7 兜底与可复现

智能体的健壮性由三层保证：第一层是工具优先——模型只做选择，数值由确定性代码给出；第二层是 schema 校验与重试——校验不通过就把缺失清单回灌给模型重新生成；第三层是规则兜底——模型完全不可用时，退化为规则解析器，仍输出同结构 JSON，并在日志的 source 字段标记为 rule_fallback，保证结果可解释、不冒充模型输出。

第 4 章　模块二：拓扑模块识别与参数约减

4.1 输入与解析

输入为赛题提供的 Spectre 网表 OPA_loopgain.netlist（含子电路 OPA）。解析器需处理四类真实情况：续行（反斜杠）、两种注释风格（* 与 //）、派生参数表达式、以及分段器件（单个电阻拆成 10 段串联）。解析结果为 59 个器件、9 个对外端口（IREF / GNDA / SUB / VCM / VDDA / VINN / VINP / VOUTN / VOUTP）。

4.2 识别依据：五条证据链

模块识别不靠“看图形像不像”，而是五类可判定的证据：连接关系（E1）、器件类型与尺寸（E2）、电流路径与偏置关系（E3）、对称性（E4）、电气无效性（E5）。每条证据都写进 module_report.json 的 evidence 字段，报告与答辩可直接引用，而不是事后补理由。

4.3 识别结果

类别	数量	说明
识别覆盖率	59 / 59	无未归类器件
功能模块	13	4 个电流镜组 + 1 个共源共栅偏置家族 + 2 个差分对 + 尾电流源 + 输出级 + CMFB + Dummy + 2 个匹配结构
自同构对称对	22	含取样电阻链 10 对逐段对应；全局置换校验通过，回退 0 对、缺镜像 0 个
工艺匹配对	4	PM8=PM12、PM9=PM10、NM12=NM13、NM11=NM10（图上并非对称）
Dummy 器件	4	R5、R6、C4、C5，两端同网、电气无效，符号固定不参与优化
共模检测点	1	outaverage（电阻图割点 + 存在非电阻支路）

“对称”与“匹配”是两个不同概念，这一点是模块二的一个关键判断。对称是图论性质（交换后网表完全等价），匹配是工艺性质（版图上需要一致以抑制失配，但电路上并不等价）。把二者混为一谈会导致错误合并，因此我们的报告中二者分开统计、分开处理。

4.4 参数约减：105 → 47

原始可优化变量 105 个（只统计取值为裸标识符的尺寸参数）。约减按六条规则进行：

规则	合并对象	依据
R1~R4	自同构对称对（22 对）	交换后网表等价，尺寸必须一致，否则破坏对称性
R5	电流镜组内 w/l 合并，m 独立	镜比由 m 决定，w/l 一致是镜像精度的前提
R6	共源共栅偏置家族共享 L（NM1/NM4/NM5/NM10/NM11）	同族器件沟道长度一致，匹配与偏置关系更稳
—	Dummy 器件固定	电气无效，优化它只增加维度不改变性能

约减结果：47 个自由变量（约减率 55.2%），构成为 l=12、w=12、m（整数）=19、segL=2、segW=2。符号账目为 105 = 47 个自由变量（覆盖 99 个符号）+ 6 个 Dummy 固定符号。

4.5 闭环校验：证明约减没有改坏电路

约减最容易犯的错误是“把不该合并的合并了”，而这种错误在后续仿真中往往表现为“性能怎么都上不去”，极难定位。因此我们做了一次闭环校验：把约减后网表与原网表逐器件比对，验证

59 → 59 个器件、每个器件的端子连接逐条一致。校验通过的结论写进了交付物说明，作为约减正确性的证据。

4.6 交付物

文件	内容
module_report.json	识别结果全集：13 个模块及 evidence、22 对对称、4 对匹配、4 个电流镜组、覆盖率、47 个变量的合并来源
var_reduction.csv	变量统计列表（47 个自由变量 + 6 个 Dummy），列含变量名/参数/类型/单位/涉及器件/合并来源/说明
OPA_loopgain_reduced.netlist	约减后网表，行尾标记 [MERGED] / [DUMMY]
params_writeback_template.txt	105 行回写模板，把 47 个最优值展开回全部符号
trace_topology.jsonl	识别与约减的推理链日志

第 5 章　模块三：基于约束的多目标尺寸优化

5.1 问题形式化

优化变量为经约减后的晶体管 w/l/m、电阻 segW/segL、电容 1。目标与约束直接来自模块一的 Spec：

类别	项	表达式
硬约束	相位裕度	PM ≥ 50°，所有 PVT 角满足
硬约束	增益裕度	GM ≤ -10 dB，所有 PVT 角满足
硬约束	工作电流	I_OPA ≤ 3 mA，所有 PVT 角满足
硬约束	直流增益门槛	DC Gain ≥ 40 dB（低于 40 dB 该项直接 0 分）
优化目标	直流增益	在满足门槛前提下越大越好
优化目标	单位增益带宽	UGB 越大越好
优化目标	面积	越小越好

面积口径与评分器一致：晶体管 fw • L • m • 1.5，电容 W • L，电阻 segW • segL • segments • 2，单位 μm²。变量边界也不采用“所有连续参数统一 0.13~20”的偷懒写法，而是按参数名分别对齐 score.py 的 clamp：fw 0.15~50、segW 0.42~10、segL 5~100、电容 1 4~30、其余 1 0.13~20、m 为整数。

5.2 算法选择与配置

选用差分进化（Differential Evolution，scipy.optimize.differential_evolution，strategy=best1bin）。理由有三：其一，搜索空间是混合整数型（m 为整数）、且目标函数含大量

失败点（仿真不收敛），梯度类与贝叶斯优化都不适配；其二，差分进化的变异-交叉结构对不连续、带噪声的目标函数更稳健；其三，种群天然并行评估，适合放到多核服务器。

参数	取值	说明
种群规模	20	受单次仿真约 34 s 约束，种群过大会吃光预算
最大代数	200（受硬截止控制，实际 10 代）	预算优先，不追求理论收敛
变异 / 交叉	mutation=(0.5, 1.0), recombination=0.7	dithering 变异增强多样性
初值策略	围绕初始解 ±50% 相对扰动，每次仅扰动 35% 参数	全空间随机会把面积打到 1e5~1e6，AC 出不来
定向约束	l、w 只增（增益导向）；电容 l 只减（UGB↑、面积↓）	把先验知识变成搜索方向，而非硬编码解
预算	min(0.8×10800, 7200-300) = 6900 s	确保落在时间分满分区
随机种子	固定 2026	结果可复现

5.3 预算与失败处理

两个细节决定了最终分数。第一，预算必须夹在 7200 秒以内：上游模板用 0.80×10800=8640 秒，虽然没到 3 小时上限，但已经越过 7200 秒的时间满分线，会白丢约 3.3 分。第二，仿真失败必须不崩：上游 evaluate() 失败时返回空字符串，目标函数随后直接取 scores['Phase_Margin']，触发 KeyError，整轮优化直接终止——官方参考包就是这样 14 秒“正常退出”并留下 0 分的。我们改为把失败点替换为“最差解”字典，由评分函数按最大违反量处理，单点失败只损失一次评估。

5.4 结果

分项	得分	满分（平台口径）	说明
PM	10.0000	10	所有 PVT 角均 ≥ 50°
GM	10.0000	10	所有 PVT 角均 ≤ -10 dB
DC Gain	10.0000	10	最坏角 45.85 dB ≥ 40 dB
I_OPA	10.0000	10	最坏角 0.839 mA ≤ 3 mA
UGB	1.0381	15	相对排名项
Area	23.9204	15	相对排名项（平台权重与 PDF 不同）
Time	20.0000	20	6951 s < 7200 s，满分
合计	84.9584	100	初始解 78.27

最优解的六个物理量为：DC Gain 45.85 dB、UGB 13.84 MHz、PM 61.20° 、GM −10.84 dB、I_OPA 0.839 mA、面积 8361.08 μm²。约束违反量为 0，四项硬约束全部满足。

5.5 与模块二 47 维口径的差异说明

这里必须如实说明一处不一致：模块二交付的约减结果是 47 个自由变量，而模块三提交脚本内部实际使用的优化维度是 63（105 个原始参数 − 6 个 Dummy 后按对称组合并）。原因是提交包必须能在隐藏电路上独立运行，分组表只能内置且可过滤，无法在运行前读取模块二的 CSV；两个数字的差异来自分组粒度不同（模块三按参数类型分别分组，模块二按符号合并统计），并非其中一个算错。我们认为更彻底的做法是让模块三直接消费 var_reduction.csv 并内置降级策略，这已列入后续工作。

第 6 章　模块四：PyAether 辅助自动化流程脚本

6.1 五个子项的落位

赛题在模块四下列了 5 个子项。我们的实现与文件一一对应，且统一由 m4_common.py 提供口径，避免五个脚本各写一份边界/单位而走样。

#	赛题子项	文件	产物与验收
1	器件尺寸转为待优化变量的参数化脚本	param_extract.py	extractcdfVal_0.txt（105 行三列）+ params_meta.json；真机导出 105 变量、越界 0
2	读取器件连接关系脚本	netlist_export.py	export.netlist + connectivity.json/md；真机 41 器件 + 9 端口
3	调用 MDE 完成 PVT 仿真、提取指标	sim_engine.py	metrics.json/csv/md；六项指标与官方 run_sim 逐项一致，并归档 AC 波形
4	将最优尺寸回写至电路图的反标脚本	writeback.py	schematic_var_best 视图 + writeback_verify.txt；写后逐条读回校验
5	高集成自动优化接口	run_auto.sh	输入尺寸文件即输出性能；含 --smoke 冒烟四查
—	公共口径	m4_common.py	变量边界 / 导出 schema / 单位换算 / 旧路径修复，唯一事实来源

6.2 两个关键工程约定

约定一：指标口径与评分器完全一致

PM/Gain/UGB 取所有 PVT 角的 Min，GM/I_OPA 取 Max——与 score.py 一致。如果这条口径写错，自测结果会系统性偏乐观，最终却按平台口径判不达标，是典型的“自测全绿、正式挂掉”。

约定二：反标默认不动原图

writeback.py 在目标视图不存在时先尝试平台拷贝接口；平台无拷贝接口则中止并提示，只有显式传入 --in_place 才修改原图，且修改前先导出 params_before.txt 备份。这样即使反标出问题，原始电路图也不会被破坏——在只有一次提交机会的赛制下，这比“功能更强”更重要。

6.3 本地自检

module4/tests/selftest_module4.py 共 60 项检查，覆盖三种参数格式解析、单位换算、六组边界、导出 schema 识别、旧路径重定向（含“目标不存在则不改”与备份）、--mock 全链路、反标读回校验，以及跨模块验证（模块四导出的网表能被模块二解析并识别）。这些检查在无 license 的机器上也能全部跑通。

第 7 章　全链路结果与全 PVT 验证

7.1 覆盖矩阵

赛题要求覆盖 TT/FF/SS 三种工艺、高温 125℃ 与低温 -40℃、以及标称电压 ±10% 波动。赛方 MDE 视图 spe_state1_Corner 已把三个维度组合成角。本次验证覆盖 9 个角：TT/FF/SS × 1.62 V / 1.8 V / 1.98 V × -40℃ / 27℃ / 125℃，另加一个 Nominal 角（TT、27℃、1.8 V）作为对照。

7.2 逐角明细

角	工艺	温度(℃)	VDD(V)	Gain(dB)	UGB(MHz)	PM(°)	GM(dB)	I_OPA(mA)
Nominal	tt	27	1.80	42.90	12.54	74.76	-15.82	1.540
C1_0	ff	-40	1.62	41.67	15.96	73.17	-15.50	1.526
C1_1	ff	125	1.62	33.02	10.07	74.51	-16.16	1.512
C1_2	ff	-40	1.98	45.91	17.54	73.46	-15.06	1.553
C1_3	ff	125	1.98	42.35	11.81	73.79	-15.02	1.535
C1_4	ss	-40	1.62	35.41	12.10	75.11	-17.83	1.537
C1_5	ss	125	1.62	29.40	7.64	77.49	-18.16	1.516
C1_6	ss	-40	1.98	46.44	14.38	75.88	-16.48	1.568
C1_7	ss	125	1.98	42.59	9.49	76.13	-16.38	1.547

表 7-1　逐角明细（数据源：module4_交付物/3_pvt/per_corner.csv；该表为初始解验证角，用来说明覆盖能力与表结构）

7.3 最坏情况与达标判定

正式提交物中的 PVT 判决使用优化后的最优尺寸，结果为：

指标	最坏值	门限	判定
DC Gain	45.85 dB（Min）	≥ 40 dB	✅ 通过
Phase Margin	61.20°（Min）	≥ 50°	✅ 通过
Gain Margin	-10.84 dB（Max）	≤ -10 dB	✅ 通过
I_OPA	0.839 mA（Max）	≤ 3 mA	✅ 通过
UGB	13.84 MHz（Min）	越大越好	—
Total Area	8361.08 μm²	越小越好	—

同一批数据也给出了全角的分布范围：Gain 45.85~53.80 dB、UGB 13.84~28.39 MHz、PM 61.20~67.79°、GM -12.98~-10.84 dB、I_OPA 0.815~0.839 mA。可以看到约束在 9 个角上均有裕度，其中 GM 的裕度最小（0.84 dB），是最需要关注的指标。

7.4 波形与电路图

反标后电路图与带变量的参数化电路图存放在 module4_交付物/3_pvt/figures/，AC 扫频波形（iWave 导出）存放在 module4_交付物/3_pvt/shots/。

图	文件	内容
图 1	figures/01_schematic_parameterized.png	带变量的电路图（全电路 + CDF 参数面板）
图 2	figures/02_schematic_var_best.png	反标后电路图（尺寸已写回，以数值显示）
图 3	shots/03_bode_nominal.png	AC 扫频 Bode 图（|Gain| 与 Phase，iWave 截图）

需要如实标注一处状态：上述三张截图采集于初始解验证阶段（2026-10-19 18:45），用于证明流程可跑通、图表可导出；最优尺寸下的同组图表由同一脚本生成，只需以最优参数重跑一次 sim_engine.py 即可替换，本报告不重复引用旧图数值作为最终结论。

第 8 章　算法性能与代码质量

8.1 运行性能

指标	数值	说明
总运行时间	6941.5 s（外壳计时 6951 s）	小于 time_base 7200 s，时间分满

		分
目标函数评估次数	204	含失败点
单次平均耗时	约 34 s	全 PVT 仿真单次成本
达到增益门槛（≥41 dB）的点数	39	有效点占比约 19%
仿真失败点	95（46.6%）	激进扰动导致不收敛，属预期代价
预算耗尽后超时跳过	17	收尾阶段
内存峰值	556 MB（/usr/bin/time -v）	远低于服务器限制
实际代数	10	种群 20，预算优先

8.2 代码质量

提交脚本 optimization.py 约 7.2 万字节，本地自测覆盖 8 项断言（T1a~T5a），包含：接口签名解析、参数边界 clamp、schema 回写一致性、仿真失败的降级路径、硬截止触发、以及最优解写出兜底。自测在无 license 的机器上可完整运行。

模块四的五个脚本共享一个口径库，60 项自检覆盖边界、单位、schema、路径修复与跨模块互通；所有脚本支持 --mock 模式，便于评审在没有 license 的环境复核。

第 9 章　工程难点与关键修正

9.1 “全员 0 分”的根因

赛题提供的参考包在平台上真实跑过一次，结果是 Total score 0.0000，且只运行了 14 秒就“正常退出”。日志给出的线索链是：

```
Creating simulation netlist fails.
Simulation failed. Reason: "File does not exist:
  /home/eda_2025/EDA_2025_Empyrean_lab_start/hes_release/models/spectre/spe_demo.scs."
-> evaluate() 返回 ""
-> 目标函数 scores['Phase_Margin'] KeyError
-> Best parameters saved to: (空)
-> score.py: Best param file not exists!!!!
-> 七项全 0
```

根因不是算法、也不是代码质量，而是 MDE 的 corner 配置里写死了旧机器的绝对路径（eda_2025），而当前环境是 edauser32 + EDA_2026_Empyrean_lab_start。文件本身是存在的，只是路径前缀错了。

修正方式：在 emyInitAether 之前扫描 setting / adeL2View.file / *.scs，把不存在的绝对路径中 hes_release/ 之后的部分重定向到当前工作目录下的同名文件（仅当目标存在），且不硬编码任何用户名或年份。修改前统一备份为 *.m4bak。

9.2 关键修正一览

编号	修正	解决的实测问题	验证
P0-2	预算夹到 7200–300 s	0.8×10800=8640 s 越过时间满分线，白丢约 3.3 分	日志出现 [P0-2] 压缩提示
P0-3	边界照抄 score.py 的 clamp	搜索空间与评分空间不一致，部分点被 clamp 后白跑	自测打印 bounds aligned
P0-4	回写按输入 schema（105 条）	自行发明参数会改变赛方参数化口径	105 个变量越界 0
P0-5	分组可关闭（OPT_NO_REDUCTION）	分组表对隐藏电路是硬编码	过滤为空时显式退化为全独立变量
P0-8	MDE 旧路径自动修复	**全员 0 分的根因**	真机冒烟通过
P0-9	仿真失败按最差解处理	上游返回空串导致整轮 KeyError 崩溃	T1c 断言通过
P0-10/13	初值局部化 + 稀疏扰动	全空间随机会把面积打到 1e5~1e6、AC 出不来	收敛曲线正常
P0-11	面积预剪枝	离谱面积点仍跑仿真，浪费评估次数	评估次数下降
P0-12	目标函数内硬截止	callback 每代只调一次，实际超时 4.3 倍	TOTAL < 6900 s
P0-16	增益硬门槛（<41 dB 不选）	保证 6.3 的 40 dB 排名门槛	best_result 中 Gain 45.85
P0-19	电容 1 只减	UGB 与面积同时改善（双赢）	UGB 7.5M→13.8M，面积同时下降
P0-20	收尾不覆盖 best_param_file	最优解被“最后一个候选”冲掉，白丢约 1.5 分	score 84.9584

9.3 一条元经验

这次最耗时的不是写算法，而是判断“哪份文档说的是真的”。赛题 PDF、教程、平台脚本三者存在不一致时，我们必须选定一个唯一真相来源并以它为准。本项目的选择是：运行时的 run_score.sh 与 score.py 高于一切文档。这个判断后来直接决定了预算、边界、回写 schema 三处修正，也直接带来了从 0 分到 84.96 分的差距。

第 10 章　创新点与可扩展性

10.1 创新点

- 工具优先的智能体范式：把“数值正确”交给确定性代码，把“判断与选择”交给模型，并用 source 字段区分 llm 与 rule_fallback，结果可解释、可降级。
- 把评分器当规格书：以 score.py 为唯一真相来源反推预算、边界、回写 schema，把“对齐评分口径”本身当成一项工程能力。
- 对称与匹配分离的识别方法：图论性质与工艺性质分开统计、分开处理，避免错误合并导致的性能悬崖。

- 面向隐藏电路的可降级设计：分组表可过滤、可关闭，最坏情况是“维度变高、跑得慢”，而不是“结果废掉”。

10.2 可扩展性

模块二的分析器只依赖网表文本，不依赖具体电路名，换一颗运放只需重新导出网表；模块三的优化器通过 --dummy_devices / --symmetry_devices 接受外部分组，并通过 OPT_NO_REDUCTION 支持完全退化为逐变量优化；模块四的脚本通过 --ae_lib / --ae_cell 参数化，不绑定具体单元。三者合起来，使系统在原理上可直接迁移到赛题的隐藏电路。

第 11 章　结论与后续工作

11.1 结论

本次提交完成了赛题要求的全链路：自然语言 Spec 解析、拓扑模块识别与参数约减、基于约束的多目标尺寸优化、以及 PyAether 自动化流程脚本。平台自动分为 84.9584，相对初始解 78.27 提升 6.69 分；四项硬约束在所有 PVT 角上均满足。在工程上，我们定位并修复了导致“全员 0 分”的 MDE 旧路径问题，这是本次工作最具决定性的发现。

11.2 已知不足与后续工作

#	不足	后续动作
1	模块二 47 维与模块三 63 维口径未统一	让模块三直接消费 var_reduction.csv，内置降级策略
2	最优尺寸下的波形图与反标截图需重采	以 best_params 重跑 sim_engine.py 与 writeback.py 后导出
3	参数化脚本目前只“读出”变量，不“写入”变量	补 cdfSetParam 路径，实现真正的尺寸→变量转换
4	PVT 报告的初始解对照列为空	用初始解跑一次同口径仿真填满对照
5	隐藏电路未实机验证	用 case2 或等价网表做一次端到端回归

附录 A　交付物清单与复现命令

A.1 交付物索引（对应赛题 6.2 六项输出）

赛题项	目录	内容
输出 1	Submission/01_Spec 解析_输出 1	spec_case1.json、system_prompt.txt、trace_spec.jsonl、agent_config.json
输出 2	Submission/02_拓扑识别与参数约减_输出 2	module_report.json、var_reduction.csv、约减后网表、识别依据
输出 3	Submission/03_变量清单与带变量电路图_输出 3	105 行变量清单 CSV、47 行约减后清单、回写模板
输出 4	Submission/04_最优尺寸反标_输出 4	best_params（105 行最优尺寸）
输出 5	Submission/05_全 PVT 仿真验证_输出 5	全 PVT 最坏值、summary、收敛数据、评分结果
输出 6	Submission/06_代码与算法性能_输出 6	优化日志、性能汇总（次数/时间/内存）
评分包	Submission/07_评分提交包	eda_2026_case_1.tar.gz（平台自动评分用）
源代码	Submission/edauser32_源代码	module1~4 全部源码 + README + requirements

A.2 复现命令

```
# 模块一（本地，需 API Key 环境变量）
cd module1/agent && python agent.py

# 模块二（本地，离线可跑）
cd module2/agent && python agent.py --no-llm

# 模块三（九天服务器）
source ~/EDA_2026_Empyrean_lab_start/setup.bash
cd ~/EDA_2026_Empyrean_lab_start/EDA_2026_Empyrean_score
./run_score.sh eda_2026_case_1.tar.gz

# 模块四（九天服务器，先确认 pythone 可用）
bash module4/run_auto.sh --fix-paths
bash module4/run_auto.sh --smoke ~/EDA_2026_Empyrean_lab_start/case1_params_0.txt ./m4_smoke
```

附录 B　指标口径与单位约定

指标	含义	单位	全角取值方式
DC_Gain	开环直流增益	dB	取所有角的 Min
UGB	单位增益带宽	MHz	取所有角的 Min
Phase_Margin	相位裕度	deg	取所有角的 Min
Gain_Margin	增益裕度	dB	取所有角的 Max（越接近

			0 越差）
I_OPA	静态工作电流	mA	取所有角的 Max
Area	芯片面积（器件面积之和）	μm²	按器件尺寸直接累加

单位归一化规则：长度 μm（1 nm = 0.001 μm）、电流 mA、频率 MHz、增益与裕度 dB、角度 deg、面积 μm²。

附录 C　术语表

术语	说明
Spec	设计规格，即性能指标集合
PVT	Process（工艺）/ Voltage（电压）/ Temperature（温度）三种条件的组合
CMFB	共模反馈（Common-Mode Feedback）
Corner	工艺角，如 TT / FF / SS
MDE	九天平台的仿真配置与执行环境
反标	把优化得到的最优尺寸写回电路图（schematic_var_best 视图）
CoT	Chain-of-Thought，推理链，本项目中以 JSONL 日志形式落盘
Dummy 器件	电气上无效、仅用于匹配/版图一致性的器件