# ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ BỘ MÔN KỸ THUẬT ĐIỆN TỬ

BK TP.HCM

# BÁO CÁO THÍ NGHIỆM LAB 4

MÔN: KỸ THUẬT SỐ NHÓM: 03

GVHD: Nguyễn Tuấn Hùng

| Họ và tên         | MSSV    |
|-------------------|---------|
| Hoàng Văn Toàn    | 1915539 |
| Nguyễn Tuấn Thành | 2010620 |
| Lê Duy Thức       | 2112416 |

**TP.HCM 11/2023** 

## I. MUCTIÊU

- Nắm được cách sử dụng kit thí nghiệm, phần mềm lập trình.
- Nắm được cách khảo sát và thiết kế hệ mạch đếm sử dụng các IC chức năng cơ bản.
- Nắm được quy trình mô tả phần cứng trên FPGA.

#### II. CHUẨN BỊ:

- Để chuẩn bị tốt cho bài thí nghiệm, sinh viên PHẢI đọc trước phần Phụ lục 1 và hoàn thành các bước của Sample lab trong Phụ lục 2.
- Sinh viên phải hoàn thành và nộp PRELAB 4 trước khi vào lớp.


# III. HƯỚNG DẪN THÍ NGHIỆM


### THÍ NGHIỆM 1


<u>Mục tiêu:</u> Nắm được các thức mô tả mạch tính giá trị tuyệt đối của một số 4 bit sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

**Yêu cầu:** Sinh viên thực hiện mô tả mạch tính giá trị tuyệt đối của một số 4 bit (số ngõ vào lần lượt là A, ngõ ra là S).


#### <u>Kiểm tra:</u>








➤ Kết quả RTL viewer.





<u>Mục tiêu:</u> Nắm được các thức mô tả khối ALU (bộ tính toán) có chức năng đơn giản sử dụng systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

<u>Yêu cầu:</u> Sinh viên thực hiện mô tả mạch cho mạch thực hiện bộ ALU tính toán 2 số 4 bit (hai số ngõ vào lần lượt là A và B, ngõ ra là S, cờ nhớ Ci và Co) thông qua ngõ vào điều khiển **2 bit** Sel.


- Nếu Sel=00: S=A+B


- Nếu Sel=01: S=A-B

- Nếu Sel=10: S=A AND B


- Nếu Sel=11: S=A OR B

#### Kiểm tra:





# ➤ Kết quả RTL viewer.






<u>Mục tiêu:</u> Nắm được các thức mô tả mạch đếm đầy đủ sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

<u>Yêu cầu:</u> Sinh viên thực hiện thiết kế mô tả mạch đếm xuống 3 bit đầy đủ sử dụng ngôn ngữ system verilog. Giá trị đếm thay đổi sau mỗi 1s. Ngõ ra được kết nối với LED 7 đoạn loại anode chung. Ngoài ra, bộ đếm còn có chân RST (tích cực cao) dùng để reset trạng thái bộ đếm về 0.


#### Gọi ý:

- Tín hiệu clock được tạo từ bộ chia tần số từ 50MHz sang 1s.
- Sinh viên sử dụng chương trình chuyển từ mã BCD sang LED 7 đoạn trong PRELAB, kết nối ngõ ra của bộ đếm với ngõ vào của bộ chuyển đổi.


## Kiểm tra:




```
18× 0
                         Lab4tn3_wrapper.sv 💢 🕒 Compilation Report - Lap4tn3
             Lap4tn3.sv
     题 # M M 7 享享 0 0 10 0 0 0 0 2 2 2 2 2 2 3 ab/ | ⇒ 国 国 国
         Halways ff@(posedge clk) begin
          13
         clock = ~clock;
i = 0;
       14
       15
           end
       16
            end
       17
       18
          □always @(posedge clock) begin
       19
           if (rst == 1)
       20
            cnt <=4'b0111;
       21
       22
            else
           cnt <= cnt -1;
end
       23
       24
           □always@(*) begin
       25
           26
           □case(cnt)
       27
       28
       29
        30
        31
        33
        34
        35
            -endcase
end
        36
        37
            endmodule
        38
IP(4)
 ck is -1.590
```




➤ Kết quả mô phỏng dạng sóng.



➤ Kết quả RTL viewer.






<u>Mục tiêu:</u> Nắm được các thức mô tả mạch đếm đầy đủ sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.


<u>Yêu cầu:</u> Sinh viên thực hiện thiết kế mô tả mạch **đếm lên 4 bit từ 5 đến 14** sử dụng ngôn ngữ system verilog. Giá trị đếm thay đổi sau mỗi 1s. Ngô ra 4 bit được kết nối với 2 LED 7 đoạn loại anode chung. Ngoài ra, bộ đếm còn có chân RST (tích cực cao) dùng để reset trạng thái bộ đếm về 0.

#### Gọi ý:


- Tín hiệu clock được tạo từ bộ chia tần số từ 50MHz sang 1s.
- Sinh viên sử dụng chương trình chuyển từ mã BCD sang LED 7 đoạn trong PRELAB, kết nối ngõ ra của bộ đếm với ngõ vào của bộ chuyển đổi.
- Sinh viên cần viết thêm bộ chuyển đổi từ số 4 bit sang số BCD.

# <u>Kiểm tra:</u>







> Kết quả mô phỏng dạng sóng.



➤ Kết quả RTL viewer.





<u>Mục tiêu:</u> Nắm được các thức mô tả máy trạng thái sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

<u>Yêu cầu:</u> Sinh viên tiến hành mô tả hệ tuần tự sau bằng VHDL sau đó nạp chương trình xuống kit DE2 để kiểm tra hoạt động:

Hệ tuần tự có 1 ngõ vào (X) và 1 ngõ ra (Z). Ngõ ra Z = 1 nếu tổng số bit 1 nhận được chia hết cho 3 (quy ước  $0, 3, 6, 9, \dots$  là các số chia hết cho 3) và tổng số bit 0 nhận được là 1 số chẵn (lớn hơn 0).

Ghi chú: Sinh viên có thể lựa chọn thiết kế theo máy trạng thái kiểu Mealy hoặc Moore.

#### Gán chân theo mẫu sau:

Ngõ vào X được nối với SW0.

Tín hiệu CLK được nối với xung clock 1Hz (Trong bài PRELAB).

Ngõ ra Z được nối với LED0.

#### <u>Kiểm tra:</u>

- ➤ Sinh viên trình bày ý tưởng của thiết kế. (Sinh viên có thể vẽ sơ đồ khối (máy trạng thái) và/hoặc diễn giải để giáo viên hiểu được ý tưởng của mình)
- > Chương trình mô tả hoạt động của thiết kế.
- Kết quả mô phỏng dạng sóng.
- ➤ Kết quả RTL viewer.
- ➤ Sinh viên thực hiện gán chân theo yêu cầu và sau đó đổ lên kit FPGA DE2. Sau đó ghi nhận kết quả.

Lưu ý: Sinh viên nên nối clock 1Hz ra 1 LED để dễ quan sát tín hiệu clock.

<u>Mục tiêu:</u> Nắm được các thức mô tả máy trạng thái sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

<u>Yêu cầu:</u> Sinh viên tiến hành mô tả hệ tuần tự sau bằng VHDL sau đó nạp chương trình xuống kit DE2 để kiểm tra hoạt động:

Một hệ thống cung cấp thức ăn và nước uống tự động cho thú cưng gồm 2 ngõ vào là 2 nút nhấn

RED, BLUE; và 2 ngõ ra là tín hiệu FOOD, WATER để kích hoạt máy cung cấp thức ăn và

nước uống

- Nút RED (tín hiệu R; khi nhấn nút R=1, ngược lại R=0): khi con vật đói muốn ăn thì cần nhấn nút RED 3 lần liến tiếp. Khi đó tín hiệu F (FOOD) = 1 để kích hoạt máy cung cấp thức

ăn.

- Nút BLUE (tín hiệu B; khí nhấn nút B=1, ngược lại B=0): khi con vật khát muốn uống thì cần nhấn nút BLUE 2 lần liên tiếp. Khi đó tín hiệu W (WATER) = 1 để kích hoạt máy cung cấp nước uống.

#### Chú ý:

- Khi tín hiệu kích hoạt F hay W bằng 1, nếu nhấn 1 nút bất kỳ hệ thống sẽ trở lại trạng thái reset.
- Ở mỗi thời điểm, chỉ có 1 nút nhấn.
- Các nút nhấn cần phải được tác động liên tiếp, nếu có 1 nút sai trình tự, máy trạng thái sẽ quay trở về trạng thái ban đầu. (ví dụ: khi các nút nhấn được tác động theo trình tự (RED, RED, BLUE), máy trạng thái quay về trạng thái đầu reset).

Ghi chú: Sinh viên có thể lựa chọn thiết kế theo máy trạng thái kiểu Mealy hoặc Moore.

#### <u>Gán chân theo mẫu sau:</u>

Ngõ vào RED và BLUE lần lượt được nối với SW0 và SW1. Tín hiệu CLK được nối với xung clok 1Hz (Trong bài PRELAB).

Ngõ ra FOOD và WATER lần lượt được nối với LED0 và LED1.

#### <u>Kiểm tra:</u>

| MOORE No Trany their KE tiep |     |         |       |   |  |  |  |  |
|------------------------------|-----|---------|-------|---|--|--|--|--|
| Trangithai hien dai          |     | on (BR) | Nggra |   |  |  |  |  |
|                              | 10  | 01      | F     | W |  |  |  |  |
| Chuanhanna+(00)SO            | 31  | \$ 7    | 0     | 0 |  |  |  |  |
| (X1/10) S1                   | 93  | \$2     | 8     | 0 |  |  |  |  |
| (×1 01) S2                   | 51  | 34      | 0     | 0 |  |  |  |  |
| (x2 10) S3                   | 30  | 90      | 0     | 1 |  |  |  |  |
| (x2 01) S4                   | 12  | \$5     | 0     | 0 |  |  |  |  |
| (x3 01) 55                   | \$0 | 3.0     | 1     | 0 |  |  |  |  |
|                              |     |         |       |   |  |  |  |  |

➤ Kết quả mô phỏng dạng sóng.

➤ Kết quả RTL viewer.

Sinh viên thực hiện gán chân theo yêu cầu và sau đó đổ lên kit FPGA DE2. Sau đó ghi nhận kết quả.

Lưu ý: Sinh viên nên nối clock 1Hz ra 1 LED để dễ quan sát tín hiệu clock.