Bài thực hành-thí nghiệm 3: Thiết kế máy trạng thái


Tóm tắt về chương 5

Bài thực hành-thí nghiệm này sẽ là bài cuối cùng trong số các bài thực hành thí nghiệm căn bản của tài liệu này. Do đó, trong bài thực hành-thí nghiệm 3, các bước thực hiện quy trình sẽ được nhấn mạnh, và đi từ đầu đến cuối (từ ý tưởng thiết kế đến file gửi nhà máy sản xuất). Trong các chương tiếp theo (nâng cao), một số kĩ năng, kiến thức mới sẽ được đề cập đến nhằm làm phong phú hơn kinh nghiệm về thiết kế vi mạch.

5.1. Lý thuyết

5.1.1. Máy trạng thái

Trong các hệ thống lớn, thường sẽ bao gồm các khối điều khiển với nhiệm vụ kiểm soát các khối khác, đảm bảo vận hành giữa các khối này ăn khóp với nhau. Các khối điều khiển này thường hoạt động trong nhiều trạng thái khác nhau, tùy thuộc vào từng thời điểm. Khái niệm máy trạng thái dùng để mô tả cách vận hành, luân chuyển giữa các trạng thái mà khối điều khiển hoạt động. Như minh họa ở hình 5.1. (gọi là sơ đồ máy trạng thái), cần có các điều kiện nhất định để máy chuyển trạng thái, và một trạng thái cũng không nhất thiết phải chuyển sang mọi trạng thái có thể. Sơ đồ máy trạng thái cho ta một cái nhìn trực quan, do đó thường được người thiết kế dùng để tạo dựng máy trạng thái họ mong muốn, cũng như giúp người khác dễ hiểu hơn khi tìm hiểu máy trạng thái trên. Sơ đồ máy trạng thái thường có dạng vòng kín, nhằm giữ máy có khả năng duy trì hoạt động; ngược lại, nếu là vòng hở, tức khi mà có một trạng thái không chuyển đổi được, máy có khả năng bị "treo" và nằm "chết cứng" tại trạng thái trên.



Hình 5.1. Ví dụ về máy trạng thái.


Bảng 5.1. So sánh máy trạng thái Mealy và Moore.

Mealy	Moore
Ngõ ra phụ thuộc vào trạng thái và ngõ vào hiện tại	Ngõ ra chỉ phụ thuộc vào trạng thái hiện tại
Nếu ngõ vào thay đổi giữa hai cạnh lên clock, ngõ ra cũng thay đổi	Nếu ngõ vào thay đổi giữa hai cạnh lên clock, ngõ ra không thay đổi
Cần ít trạng thái hơn	Cần nhiều trạng thái hơn
Yêu cầu phần cứng khó khăn hơn	Yêu cầu phần cứng ít khó khăn hơn
Phản ứng nhanh với ngõ vào	Phản ứng chậm với ngõ vào (1 chu kì sau)
Ngõ ra bất đồng bộ	Ngõ ra đồng bộ

5.1.2. Máy trạng thái Mealy và Moore

Có hai loại máy trạng thái mà người ta thường sử dụng: Mealy và Moore. Mỗi loại này có ưu/nhược điểm riêng của chúng, và người thiết kế có thể tự do lựa chọn loại mong muốn khi thiết kế máy trạng thái. Điểm khác biệt cơ bản và lớn nhất của chúng nằm ở ngõ ra của máy trạng thái. Đối với máy Mealy, ngõ ra của máy trạng thái phụ thuộc vào trạng thái hiện tại của máy, cũng như ngõ vào khi đó. Ngược lại, ở máy Moore, ngõ ra của máy chỉ phụ thuộc vào trạng thái hiện tại của máy mà thôi. Những ưu/nhược điểm giữa hai loại máy này được thể hiện trong bảng 5.1.

Sơ đồ máy trạng thái của hai loại máy trên cũng khác nhau (*hình 5.2.*). Đối với máy Moore, ngõ ra đi liền với trạng thái nên được thể hiện bên trong các ô tròn trạng thái; còn ở máy Mealy, do ngõ ra phụ thuộc vào cả ngõ vào nên chúng được thể hiện trên các đường mũi tên cùng với ngõ vào.



Hình 5.2. Sơ đồ máy trạng thái của Mealy và Moore.

5.1.3. Thiết kế máy bán nước ngọt tự động


Bài thực hành-thí nghiệm 3 sẽ trình bày thiết kế một máy trạng thái đơn giản dành cho các máy bán nước tự động thường thấy trên đường phố. Để máy hoạt động, nó phải luân chuyển giữa các trạng thái khác nhau như chờ, chọn sản phẩm, đã nhận tiền, trả nước,... Trong bài thực hành-thí nghiệm này, máy trạng thái sẽ được thực hiện cho bài toán như sau:

Máy bán một loại nước ngọt có giá 20 xu. Máy nhận hai loại tiền có mệnh giá lần lượt là 5 và 10 xu. Trước khi máy nhận xu, khách hàng phải nhấn nút Mua, nếu không thì trả lại xu nếu có xu được cho vào máy. Sau khi khách hàng nhét xu vào mà đổi ý không muốn mua nữa thì có thể nhấn nút Hủy, số tiền sẽ được trả lại. Nếu số tiền khách hàng cho vào máy nhiều hơn giá nước, trả nước cùng số tiền thối tương ứng.


Trước hết, ta cần làm rõ ngõ ra và ngõ vào của máy:

- Ngõ vào
 - Tín hiệu Mua, 1 bit, tên là **buy**.
 - Tín hiệu Hủy, 1 bit, tên là cancel.
 - Tín hiệu nhân 5 xu, 1 bit, tên là in5.
 - Tín hiệu nhận 10 xu, 1 bit, tên là **in10**.
 - Tín hiệu clock, 1 bit, tên là clk.
 - Tín hiệu reset giá trị dương, 1 bit, tên là **rst**.
- Ngõ ra
 - Tín hiệu trả nước, 1 bit, tên là **out water**.
 - Tín hiệu trả 5 xu, 1 bit, tên là out5.
 - Tín hiệu trả 10 xu, 1 bit, tên là out10.
 - Tín hiệu trả 15 xu, 1 bit, tên là **out15**.

Để vẽ sơ đồ máy trạng thái cho máy trên, ta cần nắm được số trạng thái cần dùng và các liên kết chuyển đổi giữa chúng. Để bắt đầu, ta sẽ chọn một trạng thái khởi đầu làm gốc, thường là trạng thái nghỉ (hay trạng thái khởi động), sau đó nhận xét ảnh hưởng của ngõ vào để xác định và định nghĩa các trạng thái tiếp theo. Trong bài toán ở trên, ta chọn trạng thái chờ khách hàng nhấn nút Mua là trạng thái khởi đầu, kí hiệu là S0. Sau khi khách hàng nhấn nút Mua, máy chuyển sang trạng thái chờ nhận xu, kí hiệu là S1. Tương tự như vậy, ta thu được sơ đồ máy trạng thái như trong hình 5.3. và hình 5.4., theo Mealy và Moore. Thực tế khi thiết kế thì ta chỉ cần chọn một loại Mealy hay Moore tùy theo nhu cầu và hoàn cảnh hiện tại lúc đó. Có thể để ý thấy số trạng thái của máy Mealy trong trường hợp này ít hơn hẳn con số của máy Moore (5 so với 10).




Hình 5.3. Sơ đồ máy trạng thái của máy bán nước ngọt trong bài thực hành-thí nghiệm 3 theo Mealy.



Hình 5.4. Sơ đồ máy trạng thái của máy bán nước ngọt trong bài thực hành-thí nghiệm 3 theo Moore.

5.2. Thực hiện thiết kế



Hình 5.5. Nhắc lại các bước trong quy trình thiết kế một vi mạch.

5.2.1. Thiết kế cấp độ hệ thống

Bảng 5.2. là mô tả khái quát của bước thiết kế cấp độ hệ thống.

Phần này ta đã mô tả trong phần lý thuyết.

5.2.2. Tạo dựng môi trường và các chuẩn bị khác

Phần này được thực hiện tương tự các bài thực hành-thí nghiệm trước.

Bảng 5.2. Mô tả bước thiết kế cấp độ hệ thống.

Đầu vào	Đầu ra	Các công đoạn

chung là Specification), có thể là file Word, hình vẽ sơ đồ khối,	
---	--

5.2.3. Mô tả thiết kế bằng Verilog

Bảng 5.3. là mô tả khái quát của bước thiết kế cấp độ RTL.

Bảng 5.3. Mô tả bước thiết kế cấp độ RTL.

Đầu vào	Đầu ra	Các công đoạn
Specification	trong đó mô tả các khối trong thiết kế cùng kết nối	

Thiết kế trong bài thực hành-thí nghiệm này chỉ bao gồm một file Verilog duy nhất, trong đó có mô tả máy trạng thái theo đúng sơ đồ đã vẽ ở phần trước. Hình 5.6. cho ta một mô tả cách lập trình máy trạng thái kiểu Moore ứng với bài toán đã cho, trong đó các biến dạng **reg** là **state** và **next_state** nhằm thể hiện trạng thái hiện tại cũng như trạng thái kế tiếp sẽ được cập nhật trong chu kỳ clock tới.

Lập trình cho các máy trạng thái sử dụng Verilog có thể được chi làm 2 phần chính:

- Phần chuẩn bị trạng thái kế tiếp: ở phần này, những thay đổi của ngô vào hay trạng thái hiện tại sẽ ảnh hưởng đến việc chọn trạng thái kế tiếp của máy (biến next_state).
- Phần cập nhật trạng thái theo clock: ở phần này, trạng thái của máy sẽ thay đổi và đồng bộ theo clock. Trong trường hợp có reset, máy quay về trạng thái khởi đầu.

Vậy làm thế nào để phân biệt máy Moore và Mealy? Ta cần đọc lại về định nghĩa của chúng. Máy Mealy có ngõ ra phụ thuộc ngõ vào và trạng thái hiện tại, do đó ngõ ra sẽ được cập nhật trong phần chuẩn bị trạng thái kế tiếp, khi xét đến ảnh hưởng ngay lập tức của ngõ ra theo ngõ vào. Ngược lại, ở máy

Moore, ngõ ra chỉ phụ thuộc vào trạng thái hiện tại, vốn đã được đồng bộ theo clock, do đó ngõ ra cũng sẽ được cập nhật ở phần cập nhật trạng thái theo clock. Và cũng chính vì lẽ đó mà ngõ ra của máy Moore thường chậm hơn so với máy Mealy (ít nhất 1 chu kỳ clock).

```
always @(posedge clk) begin
module vending machine(
                                                                                                                              state <= 4'd0;
             rst,
             buy,
                                                                                                                              state <= next_state;
             cancel,
                                                                                                                 case (state)
             in5.
                                                                                                                               4'd5: begin //nhan 20, tra nuoc
             in10,
                                                                                                                              out_water = 1;
out5 = 0;
             out_water,
out5,
                                                                                                                              out10 = 0;
out15 = 0;
             out15);
                                                                                                                              end
input
             clk;
                                                                                                                              end
4'd6: begin //nhan 25, tra nuoc va 5 xu
out_water = 1;
out5 = 1;
out10 = 0;
input
             buy;
input
             cancel;
input
            in5, in10;
                                                                                                                              out15 = 0;
output req
                         out water;
                                                                                                                              end
4'd7: begin //cancel, tra 5 xu
out_water = 0;
out5 = 1;
out10 = 0;
output reg
                          out5, out10, out15;
reg [3:0] state, next_state;
always @(state or buy or cancel or in5 or in10) begin
                                                                                                                              out15 = 0;
            next_state = case (state)
                                                                                                                              end
                                                                                                                              4'd8: begin //cancel, tra 10 xu out_water = 0;
                              d0: begin //start
                          did begin //start
if (buy) next_state = 4'd1;
else if (in5) next_state = 4'd7;
else if (in10) next_state = 4'd8;
else next_state = 4'd0;
                                                                                                                              out5 = 0;
out10 = 1;
                                                                                                                              out15 = 0;
                                                                                                                              end
4'd9: begin //cancel, tra 15 xu
                          end
                              dl: begin //bat dau nhan xu
                                                                                                                              out_water = 0;
out5 = 0;
out10 = 0;
                         if (cancel) next_state = 4'd0;
else if (in5) next_state = 4'd2;
else if (in10) next_state = 4'd3;
else next_state = 4'd1;
                                                                                                                              out15 = 1;
                                                                                                                              end
                         end
                                                                                                                              default: begin
                            'd2: begin //da nhan 5
                         4'd2: begin //da nnam 3
if (cancel) next_state = 4'd7;
else if (in5) next_state = 4'd3;
else if (in10) next_state = 4'd4;
else next_state = 4'd2;
                                                                                                                              out_water = 0;
out5 = 0;
                                                                                                                              out10 = 0;
out15 = 0;
                                                                                                                              end
                          end
                         d'd3: begin //da nhan 10
if (cancel) next_state = 4'd8;
else if (in5) next_state = 4'd4;
else if (in10) next_state = 4'd5;
else next_state = 4'd3;
                                                                                                                 endcase
                                                                                                   endmodule
                          end
                          4'd4: begin //da nhan 15
                          if (cancel) next_state = 4'd9;
                          else if (in5) next_state = 4'd5;
else if (in10) next_state = 4'd6;
else next_state = 4'd4;
                          end
                          default: begin
                         next_state = 4'd0;
                          end
            endcase
```

Hình 5.6. Lập trình Verilog cho máy trạng thái của bài thực hành-thí nghiệm 3 (kiểu Moore).

5.2.4. Thực hiện viết testbench

Bảng 5.4. Mô tả bước kiểm tra thiết kế cấp độ RTL (Verification).

Đầu vào	Đầu ra	Các công đoạn
đuôi .v - Các file testbench cũng	quá trình mô phỏng.	 Xây dựng môi trường cho việc kiểm tra. Kiểm tra lỗi cú pháp của

Bảng 5.4. là mô tả khái quát của bước kiểm tra thiết kế cấp độ RTL (Verification).

File **testtop.v** trong bài thực hành-thí nghiệm này đơn giản làm 4 công việc sau (*Hình 5.7.*).

- Gọi máy trạng thái dưới dạng instance.
- Tao clock.
- Tạo các chuỗi ngõ vào theo từng clock.
- In các giá trị cần quan sát ra Terminal. Chú ý rằng biến **state** của máy trạng thái là biến nội, không thể nhìn trực tiếp trong testbench mà phải thông qua gọi phân cấp (**vm inst.state**).

Thực hiện các lệnh trong Terminal để chạy thiết kế và mô phỏng RTL.


Hình 5.8. Ta được kết quả mô phỏng RTL.

Hình 5.9. hiển thị kết quả quan sát dạng sóng bằng phần mềm DVE.

Hình 5.7. Lập trình testbench cho máy trạng thái của bài thực hành-thí nghiệm

```
Compiler version M-2017.03-SP2 Full64; Runtime version M-2017.03-SP2 Full64; Jul 17
 03:42 2024
                     5, state = x, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
A+
Water out = x, out5 = x, out10 = x, out15 = x
                    15, state = 0, rst = 1, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    25, state = 0, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    35, state = 0, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    45, state = 0, rst = 0, buy = 1, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    55, state = 1, rst = 0, buy = 0, cancel = 0, in5 = 1, in10 = 0
At
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    65, state = 2, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 1
Αt
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    75, state = 4, rst = 0, buy = 0, cancel = 0, in5 = 1, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    85, state = 5, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Αt
Water out = 0, out5 = 0, out10 = 0, out15 = 0
At
                    95, state = 0, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 1, out5 = 0, out10 = 0, out15 = 0
                   105, state = 0, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                   115, state = 0, rst = 0, buy = 1, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                   125, state = 1, rst = 0, buy = 0, cancel = 0, in5 = 1, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                   135, state = 2, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 1
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                   145, state = 4, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 1
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                   155, state = 6, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    165, state = 0, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
At
Water out = 1, out5 = 1, out10 = 0, out15 = 0
                    175, state = 0, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    185, state = 0, rst = 0, buy = 1, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    195, state = 1, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 1
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    205, state = 3, rst = 0, buy = 0, cancel = 1, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    215, state = 8, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
                    225, state = 0, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 1, out15 = 0
                   235, state = 0, rst = 0, buy = 0, cancel = 0, in5 = 0, in10 = 0
Water out = 0, out5 = 0, out10 = 0, out15 = 0
$finish called from file "/home/albert/Desktop/Lab3_vending_machine/03_verif/verif/s
v/testtop.v", line 49.
$finish at simulation time
                 Simulation
                                         Report
           VCS
Time: 240
CPU Time:
              2.020 seconds;
                                   Data structure size:
Wed Jul 17 03:42:36 2024
CPU time: 1.957 seconds to compile + 1.028 seconds to elab + 1.054 seconds to link +
 2.109 seconds in simulation
[albert@localhost scripts]$
```

Hình 5.8. Kết quả mô phỏng RTL cho máy trạng thái của bài thực hành-thí nghiệm 3.



Hình 5.9. Quan sát dạng sóng bằng phần mềm DVE cho máy trạng thái (kiểu Moore).

5.2.5 Tổng hợp (Synthesis)

Bảng 5.5. là mô tả khái quát của bước Synthesis (tổng hợp) thiết kế.

Quá trình Synthesis diễn ra tương tự các bài thực hành-thí nghiệm trước (*Hình 5.10*.). Lưu ý rằng trong bài thực hành-thí nghiệm này, thư viện sử dụng cần phải hỗ trợ cho các cell ở cả hai mảng logic và vật lý. Trong đó, thư viện logic dùng cho các quá trình Front-End, trong khi ở Back-End, cụ thể là Place&Route, thư viện vật lý sẽ được sử dụng.

Bảng 5.5. Mô tả bước Synthesis (tổng hợp) thiết kế.

Đầu vào	Đầu ra	Các công đoạn
đuôi .v - Các file thư viện đuôi .db	(.sdc, .sdf, .ddc,) - File RTL (.v) đã tổng hợp	và xuất kết quả.Chạy script tổng hợpKiểm tra và sửa lỗi sau khi

```
File Edit View Search Terminal Help
#!/bin/bash
#======= SET DIRECTORY ==========
#set search path "./../lib"
set search_path "/home/hoangtrang/Desktop/icc lab/logical lib"
set osearch path [ concat $search path \
#======= ADD THE LIBRARY =========
set target library "NangateOpenCellLibrary typical.db"
set link library "* $target library"
set synthesis library standard.sldb
#====== ANALYSE DESIGN ===========
analyze -format verilog -vcs "./../../02_rtl/vending_machine.v"
elaborate vending machine
current design vending machine
#======= CONSTRAINT FOR DESIGN ========
create clock -name clk -period 40 {clk}
set input delay -max 10 -clock clk [all inputs]
set input delay -min 1 -clock clk [all inputs]
set output delay -max 10 -clock clk [all outputs]
set output delay -min 1 -clock clk [all outputs]
set fanout load 8 [all outputs]
#======== SYNTHESIZE===============
compile ultra
#======= REPORT PERFORMANCE =========
report area > ./../report/report.area
report timing > ./../report/report.timing
report power > ./../report/report.power
report port > ./../report/report.port
report constraint > ./../report/report.constraint
report qor > ./../report/report.qor
write -f ddc -o ./../report/report.ddc
write -format verilog -hierarchy -output ./../report/lab synth.netlist.v
write sdf ./../report/report.sdf
write sdc ./../report/report.sdc
quit
```

Hình 5.10. Chính sửa thư viện tham khảo cho file dc command.src.

```
module vending machine ( clk, rst, buy, cancel, in5, in10, out water, out5,
            out10, out15 );
   input clk, rst, buy, cancel, in5, in10;
   output out_water, out5, out10, out15;
             N72, N73, N74, N75, N101, N102, N103, N104, n35, n36, n37, n38, n39,
              n40, n41, n42, n43, n45, n46, n47, n48, n49, n50, n51, n52, n53, n54,
              n55, n56, n57, n58, n59, n60, n61, n62, n63, n64, n65, n66, n67, n68,
              n69. n70:
  wire
             [3:0] state;
  DFF_X1 \state_reg[0] ( .D(N72), .CK(clk), .Q(state[0]), .QN(n70) );
DFF_X1 \state_reg[3] ( .D(N75), .CK(clk), .Q(state[3]), .QN(n68) );
  DFF X1 out10 reg ( .D(N103), .CK(clk), .Q(out10) );
DFF X1 \state reg[2] ( .D(N74), .CK(clk), .Q(state[2]), .QN(n69) );
DFF X1 \state reg[1] ( .D(N73), .CK(clk), .Q(state[1]), .QN(n67) );
  DFF_X1 out5_reg ( .D(N102), .CK(clk), .Q(out5) );
DFF_X1 out15_reg ( .D(N104), .CK(clk), .Q(out15) );
DFF_X1 out_water_reg ( .D(N101), .CK(clk), .Q(out_water) );
NAND2_X1 U45 ( .A1(state[2]), .A2(n68), .ZN(n35) );
A0I221_X1 U46 ( .B1(state[0]), .B2(state[1]), .C1(n70), .C2(n67), .A(n35),
             .ZN(N101) );
   NOR3_X1 U47 ( .A1(state[3]), .A2(n69), .A3(n67), .ZN(N102) );
  NAND2_X1_U48 ( .A1(n69), .A2(state[0]), .ZN(n52) );

NOR3_X1_U49 ( .A1(state[1]), .A2(n68), .A3(n52), .ZN(N10

NOR2_X1_U50 ( .A1(state[2]), .A2(state[0]), .ZN(n36) );

NAND2_X1_U51 ( .A1(n36), .A2(n67), .ZN(n47) );

NOR2_X1_U52 ( .A1(n47), .A2(n68), .ZN(N103) );
                                                                                  .ZN(N104) );
  NOR2_X1_U53 ( .Al(in5), .A2(cancel), .ZN(n40) );
OR2_X1_U54 ( .Al(rst), .A2(state[3]), .ZN(n65) );
   NOR4_X1_U55 ( .A1(state[0]), .A2(state[2]), .A3(n67), .A4(n65), .ZN(n56) );
   INV_X1 U56 ( .A(n56), .ZN(n49) );
   NOR3 X1 U57 ( .A1(state[1]), .A2(state[0]), .A3(n69), .ZN(n61) );
   INV_X1 U58 ( .A(n40), .ZN(n42) );
   INV_X1 U59 ( .A(n52), .ZN(n46) );
   INV_X1 U60 ( .A(in5), .ZN(n41) );
   INV_X1 U61 ( .A(buy), .ZN(n37) );
A0I21_X1 U62 ( .B1(n41), .B2(n37), .A(n47), .ZN(n38) );
   A0I221 X1 U63 ( .B1(n61), .B2(n42), .C1(n46), .C2(n40), .A(n38), .ZN(n39) );
0AI22 X1 U64 ( .A1(n40), .A2(n49), .B1(n39), .B2(n65), .ZN(N72) );
INV XI U65 ( .A(in10), .ZN(n55) );
   NOR2 X1 U66 ( .A1(n55), .A2(n42), .ZN(n48) );
A0I21_X1 U68 ( .B1(n41), .B2(n55), .A(cancel), .ZN(n53) );
   INV_X1 U69 ( .A(n53), .ZN(n43) );
0AI33_X1 U70 ( .A1(1'b0), .A2(state[1]), .A3(n43), .B1(n67), .B2(in10), .B3(
             n42), .ZN(n45));
   A0I22_X1 U71 ( .A1(n61), .A2(n48), .B1(n46), .B2(n45), .ZN(n51) );
  NOR3 X1 U72 ( .A1(buy), .A2(n47), .A3(n65), .ZN(n62) );
NAND2 X1 U73 ( .A1(in5), .A2(n62), .ZN(n58) );
OR2 X1 U74 ( .A1(n49), .A2(n48), .ZN(n50) );
   OAI211_X1 U75 ( .C1(n51), .C2(n65), .A(n58), .B(n50), .ZN(N73) );
   INV_X1_U76 ( .A(cancel), .ZN(n54) );
NOR2_X1_U77 ( .A1(n67), .A2(n52), .ZN(n60) );
A0I22_X1_U78 ( .A1(n61), .A2(n54), .B1(n53), .B2(n60), .ZN(n59) );
   NOR2_X1 U79 ( .A1(in5), .A2(n55), .ZN(n63) );
   OAI21_X1 U80 ( .B1(cancel), .B2(n63), .A(n56),
                                                                                  .ZN(n57));
   OAI211_X1 U81 ( .C1(n59), .C2(n65), .A(n58), .B(n57), .ZN(N74) );
OAI21_X1 U82 ( .B1(n61), .B2(n60), .A(cancel), .ZN(n66) );
NAND2_X1 U83 ( .A1(n63), .A2(n62), .ZN(n64) );
   OAI21 X1 U84 ( .B1(n66), .B2(n65), .A(n64), .ZN(N75) );
endmodule
```

Hình 5.11. Kết quả RTL sau khi Synthesis cho máy trạng thái (kiểu Moore).


5.2.6 Kiểm tra netlist

Bảng 5.6. Mô tả bước kiểm tra netlist.


Đầu vào	Đầu ra	Các công đoạn
- Các file mã lập trình RTL đuôi .v	- Các báo cáo (report) về quá trình Matching.	- Lựa chọn các file thiết kế RTL.
- Các file RTL đã tổng hợp (netlist) đuôi .v	- Các báo cáo (report) về quá trình Verify.	Lựa chọn file RTL đã tổng hợp cùng thư viện tham khảo đi kèm. - Thực hiện kiểm tra Matching và sửa lỗi (nếu có). - Thực hiện kiểm tra Verify và sửa lỗi (nếu có).

Bảng 5.6. là mô tả khái quát của bước kiểm tra netlist.

Tương tự bài thực hành-thí nghiệm trước, quá trình kiểm tra netlist (bao gồm kiểm tra Matching và Verifying) cũng theo các bước đã mô tả thông qua phần mềm **Formality**. Lưu ý, khi chọn thư viện tham khảo cho netlist, cần chọn đúng thư viện dùng trong Synthesis.



Hình 5.12. Kiểm tra tương đồng giữa RTL trước và sau Synthesize.



Hình 5.13. Kiểm tra chức năng RTL sau Synthesize.

5.2.7 Phân tích thời gian tĩnh (STA)

Bảng 5.7. là mô tả khái quát của bước phân tích thời gian tĩnh (STA).

Bảng 5.7. Mô tả bước phân tích thời gian tĩnh (STA).

Đầu vào	Đầu ra	Các công đoạn
 Các file RTL đã tổng hợp (netlist) đuôi .v Các ràng buộc đã sử dụng trong quá trình tổng hợp (file .sdc) Các ràng buộc mới thêm vào. 	l	 Lựa chọn thư viện tham khảo đuôi .db (thư viện dùng trong Synthesis). Liên kết thiết kế (file RTL đã tổng hợp). Thêm các ràng buộc cho STA. Thiết lập chế độ hoạt động. Chạy kiểm tra STA và xuất các báo cáo (report). Kiểm tra các báo cáo và sửa lỗi (nếu có).

Việc thực hiện STA ta thực hiện tương tự bài thực hành-thí nghiệm trước. File **sta_command.src** và kết quả kiểm tra timing được thể hiện trong *Hình* 5.14. và *Hình* 5.15.

```
#!/bin/bash
#======= SET DIRECTORY ========
set search_path "/home/hoangtrang/Desktop/icc_lab/logical_lib"
set osearch_path [ concat $search_path \
                                                                                                                                                         Thêm đường dẫn và liên kết thư viện logic
 #====== ADD THE LIBRARY ====
set target_library "NangateOpenCellLibrary_typical.db"
set link_library "* $target_library"
Liên kết với thiết kế đã tổng hợp
#======= CONSTRAINT FOR STA ======= set_units -time ns -resistance MOhm -capacitance fF -voltage V -current mA
set_units -time ns -resistance MOhm -capacitance fF -set_max area 0 reate_clock -name clk -period 20 {clk} set_clock -name clk -period 20 {clk} set_clock uncertainty 0.1 [get_clocks clk] set_clock transition -max -rise 0.1 [get_clocks clk] set_clock transition -max -fall 0.1 [get_clocks clk] set_clock transition -min -rise 0.1 [get_clocks clk] set_clock transition -min -rise 0.1 [get_clocks clk] set_clock transition -min -fall 0.1 [get_clocks clk] set_input_delay -max 10 -clock clk [all_inputs] set_input_delay -min 1 -clock clk [all_outputs] set_output_delay -min 1 -clock clk [all_outputs] set_fanout_load 8 [all_outputs]
                                                                                                                                                       Các ràng buộc dành cho input, output, clock,
                                                                                                                                                                                  diện tích,..
#-----
set_operating_conditions -analysis_type on_chip_variation
                                                                                                                                                                     Thiết đặt chế độ hoạt động
 #====== REPORT DESIGN======
Xuất các report cho thiết kế
 #====== REPORT STA ========
Xuất các report cho STA
```

Hình 5.14. File sta command.src.

(rising edge-triggere Path Group: clk Path Type: max		sence by enny	(rising edge-triggered Endpoint: out_water_reg			
Point	Incr	Path	Path Group: clk Path Type: min			
clock clk (rise edge) clock network delay (ideal)	0.00 2.00 10.00	0.00 2.00 12.00 f	Point	Incr	Path	
input external delay rst (in)	0.00	12.00 f	clock clk (rise edge)	0.00	0.00	
U54/ZN (OR2 X1)	0.07	12.00 f	clock network delay (ideal)	2.00	2.00	
U55/ZN (NOR4 X1)	0.13	12.19 r	state reg[0]/CK (DFF X1)	0.00	2.00	r
U56/ZN (INV X1)	0.03	12.22 f	state reg[0]/QN (DFF X1)	0.08	2.08	f
U74/ZN (OR2 X1)	0.06	12.28 f	U46/ZN (A0I221 X1)	0.04	2.13	r
U75/ZN (0AI211 X1)	0.03	12.31 r	out water reg/D (DFF X1)	0.01	2.13	r
state_reg[1]/D (DFF_X1) data arrival time	0.01	12.32 r 12.32	data arrival time		2.13	
3. 1. 31. (3		20.00	clock clk (rise edge)	0.00	0.00	
clock clk (rise edge)	20.00	20.00	clock network delay (ideal)	2.00	2.00	
clock network delay (ideal)	2.00	22.00	clock reconvergence pessimism	0.00	2.00	
clock reconvergence pessimism	0.00	22.00	clock uncertainty	0.10	2.10	
clock uncertainty	-0.10	21.90 21.90 r	out water reg/CK (DFF X1)		2.10	r
state_reg[1]/CK (DFF_X1) library setup time	-0.03	21.87	library hold time	0.03	2.13	
data required time	-0.03	21.87	data required time		2.13	
data required time		21.87	data required time		2.13	
data arrival time		-12.32	data arrival time		-2.13	


Hình 5.15. Kết quả kiểm tra timing trong bước STA.

Bảng 5.8. là mô tả khái quát của bước Place & Route.


Bảng 5.8. Mô tả bước Place & Route.

Đầu vào	Đầu ra	Các công đoạn
- Các file RTL đã tổng hợp (netlist) đuôi .v	- Các báo cáo (report) về kiểm tra DRC.	- Tạo thư viện Milkyway và import thiết kế.
- Thư viện tham khảo ở cấp độ vật lý (phải trùng khớp với thư viện dùng cho Synthesis) File công nghệ đuôi .tf đi theo thư viện trên Các ràng buộc cung cấp bởi nhà máy (các file rule về DRC và LVS).	 Các báo cáo (report) về kiểm tra LVS. File GDSII đuôi .gds để gửi đến nhà máy sản xuất. 	- Floor Planning: đặt các thành phần nền tảng lên bề mặt thiết kế (I/O, nguồn, đất,). - Placement: đặt các cell (trong thư viện tham khảo) ứng với netlist lên Floor vừa tạo. - Clock Tree Synthesis: tổng hợp, đi dây cho toàn bộ hệ thống clock, kiểm tra các vi phạm về timing và sửa lỗi (nếu có). - Route: nối dây cho tất cả các kết nối còn lại trong thiết kế. - Xuất các file GDSII, .sdf nhằm kiểm tra các bước cuối cùng. - Kiểm tra DRC (De sign Rule Check) nhằm tìm ra vi phạm với ràng buộc của nhà máy sản xuất (nếu có). - Kiểm tra LVS (Lay out vs Schematic) nhằm tìm ra khác biệt giữa Layout (sau khi Place & Route) và netlist trước đó. - Nếu không có vấn đề gì, file GDSII sẽ được gửi đến nhà máy để tiến hành sản xuất.

Các bước thực hiện Place&Route thực hiện tương tự bài thực hành-thí nghiệm trước, với kết quả thể hiện trong các hình ảnh sau (từ *Hình 5.16*. đến *Hình 5.22*.).




Hình 5.16. Kết quả chạy Floorplanning.




Hình 5.17. Kết quả chạy Placement.

 $icc_shell> derive_pg_connection_-power_net \{VDD\}_-ground_net \{VSS\}_-power_pin \{VDD\}_-ground_pin \{VSS\}_-power_pin \{VDD\}_-power_pin \{VDD\}_-powe$


Hình 5.18. Kết quả chạy nhận tín hiệu nguồn/đất.




Hình 5.19. Kết quả nổi trước tín hiệu nguồn/đất.



Hình 5.20. Kết quả chạy tổng hợp cây clock.



Hình 5.21. Kết quả chạy quá trình Routing.



Hình 5.22. Xuất file GDSII để gửi đến nhà máy.

Đến đây là kết thúc bài thực hành-thí nghiệm 3.