Bài thực hành-thí nghiệm 2: Thiết kế bộ đếm


4.1. Lý thuyết

4.1.1. Mạch tổ hợp và mạch tuần tự

Trước khi vào thiết kế bộ đếm, ta cần phải làm rõ điểm khác biệt giữa mạch tổ hợp và mạch tuần tự. Mạch tổ hợp là mạch mà trạng thái đầu ra của mạch chỉ phụ thuộc vào trạng thái đầu vào ở cùng thời điểm mà không phải trạng thái đầu vào ở thời điểm trước đó. Ngược lại, mạch tuần tự có trạng thái đầu ra phụ thuộc vào trạng thái trước đó. Nói cách khác, mạch tuần tự cần có tính nhớ, cần lưu giữ giá trị một hoặc nhiều tín hiệu để dùng vào thời điểm phía sau.

Như vậy, mạch tuần tự hoạt động thay đổi theo thời gian. Để xây dựng được mạch tuần tự, ta cần hai yếu tố quan trong sau đây:


<u>Clock:</u> Đây là tín hiệu dùng để định các khoảng thời gian mà mạch tuần tự sẽ hoạt động. Clock có dạng thường thấy là xung vuông (hình 4.1), trong đó các thời điểm cạnh lên của xung thường được chọn làm thời điểm mà mạch tuần tự thay đổi trạng thái.



Hình 4.1. Tín hiệu clock.

Flip-flop: Đây là các phần tử nhớ (hình 4.2), ở đó ngõ ra của các flip-flop này sẽ thay đổi theo cạnh lên (hoặc cạnh xuống) của tín hiệu clock.

Thực tế mà nói, mạch tuần tự chính là chứa mạch tổ hợp bên trong nó, là sự kết hợp giữa mạch tổ hợp cùng các phần tử nhó, trong đó các phần tử nhó thay đổi trạng thái tùy theo tín hiệu clock. Và trong sử dụng hiện nay, gần như tất cả các vi mạch đều là mạch tuần tự.




Hình 4.2. Các loại flip flop thông dụng.

4.1.2. Setup time và hold time

Phân tích timing là một trong những phân tích quan trọng nhất đối với vi mạch nói chung và mạch tuần tự nói riêng. Ràng buộc về timing sẽ cho ta biết liệu rằng vi mạch có hoạt động ổn định ở tần số mà mình mong muốn. Và nói đến tần số ở đây chính là nói đến tần số (nghịch đảo của chu kỳ) của tín hiệu clock. Tần số càng cao (chu kỳ càng nhỏ) đồng nghĩa với việc mạch hoạt động càng nhanh; do chu kỳ rút ngắn xuống thì vi mạch làm được nhiều việc hơn trong cùng một khoảng thời gian

Tuy nhiên, muốn tăng được tần số mà vẫn giữ được vi mạch họat động bình thường, ta cần phải chú ý xem xét đến cấu trúc các mạch tổ hợp bên trong vi mạch. Và để đạt được một phân tích có tính định lượng, người ta đặt ra hai đại lượng là setup time và hold time.

Trước hết, ta sẽ nói về setup time. Đây là khái niệm dùng để chỉ thời gian mà một flip flop cần ngõ vào của nó giữ nguyên giá trị để nó có thể lấy đúng giá trị vào. Nói cách khác, giá trị ngõ vào của flip flop có thể thay đổi bất kì trước khi bước vào thời gian setup của flip flop và phải giữ nguyên đến khi flip flop lấy được giá trị của nó. (hình 4.3)




Hình 4.3. Yêu cầu về setup time của flip flop.

Thông thường mà nói, ta sẽ có 2 flip flop, một flip flop cho ra dữ liệu, dữ liệu này sẽ đi qua một mạch tổ hợp, và đến một flip flop thứ hai có nhiệm

vụ lấy dữ liệu đó. Khi đó, dữ liệu khi đi qua mạch tổ hợp cần đến được flip flop thứ hai trước khi nó bắt đầu vào setup time (hình 4.4). Cần lưu ý rằng trong thực tế, dữ liệu khi đi qua các phần tử linh kiện, thậm chí dây dẫn cũng đều tiêu tốn một lượng thời gian. Công thức nhằm đảm bảo cho setup time trong trường hợp là

 $Tlaunch + Tck2q + Tdp \le Tcapture + Tcycle - Tsetup (1)$

trong đó Tlaunch là thời gian từ clock nguồn đến chân clock của flip flop thứ nhất, Tck2q là thời gian từ khi flip flop thứ nhất có clock đến khi có ngõ ra của flip flop này, Tdp là thời gian dành cho mạch tổ hợp xử lý dữ liệu; Tcapture là thời gian từ clock nguồn đến chân clock của flip flop thứ 2, Tcycle là chu kỳ của clock, Tsetup là thời gian setup của flip flop thứ 2. Cần lưu ý rằng, giả sử dữ liệu A được flip flop thứ nhất lấy được trong chu kỳ thứ n, thì nó mất một chu kỳ nữa dữ liệu A được xử lý qua mạch tổ hợp mới đến được flip flop thứ hai trong chu kỳ n+ 1. Đó là lý do mà ta phải cộng thêm Tcycle trong công thức ở trên.




Hình 4.4. Ví dụ cho kiểm tra điều kiện setup của flip flop.

Ta cần chú ý hai điều quan trọng sau. Thứ nhất, nếu ta tăng tần số của clock, tức giảm Tcycle, vế phải của (1) sẽ trở nên nhỏ đi và có khả năng bất

đẳng thức không còn đúng; đó là lý do ta không thể cứ mãi tăng tần số của clock. Thứ hai, nếu ta tối ưu mạch tổ hợp, tức làm giảm Tdp, vế trái của (1) cũng đồng thời giảm đi và làm tăng khả năng vượt qua được kiểm tra setup.

Tiếp theo ta xét đến hold time. Hold time là khoảng thời gian mà dữ liệu phải được giữ nguyên đủ lâu để flip flop có thể bắt được dữ liệu đúng với chu kỳ của nó. Nói cách khác, nếu dữ liệu đi quá nhanh, nó có thể đè lên dữ liệu cũ trước khi mà flip flop bắt được cho đúng. (hình 4.5)




Hình 4.5. Yêu cầu về hold time của flip flop.

Lấy ví dụ cho 2 flip flop như ở trên (hình 4.6). Ta sẽ xét đến cạnh lên thứ 2 của CLKM trong hình, dữ liệu bắt đầu từ cạnh lên này sẽ mất Tlaunch +Tck2q + Tdp để đến được chân D của flip flop thứ hai. Cũng cùng cạnh lên đó, từ CLM đến chân clock của flip flop thứ hai sẽ mất thời gian Tcapture. Mong muốn của chúng ta, là trong cạnh lên clock này, flip flop thứ hai sẽ bắt được dữ liêu xuất ra từ flip flop thứ nhất của chu kì trước, tức là dữ liêu xuất ra của flip flop thứ nhất trong canh lên clock này sẽ được nhân bởi flip flop thứ hai trong chu kì tiếp theo. Nếu dữ liệu xuất ra của flip flop thứ nhất trong cạnh lên clock này đi quá nhanh, nó sẽ ghi đè lên dữ liêu xuất ra của flip flop thứ nhất trong chu kỳ trước và flip flop thứ hai lúc này sẽ bắt sai dữ liêu. Khoảng thời gian hold time là khoảng thời gian để đảm bảo dữ liệu mà flip flop thứ hai bắt được sẽ không bị ghi đè mất. Công thức để kiểm tra điều kiên hold time, nhằm đảm bảo khoảng thời gian chênh lệch giữa thời điểm dữ liêu đến flip flop và thời điểm clock đến flip flop phải lớn hơn thời gian hold time của flip flop đó, để đảm bảo dữ liệu cũ đến flip flop không bị ghi đè và được bắt lại bởi flip flop trên

Tlaunch + Tck2q + Tdp
$$\geq$$
 Tcapture + Thold (2)

Đối với hold time, ta cũng cần chú ý đến hai điều. Thứ nhất, kiểm tra điều kiện về hold không liên quan đến chu kỳ của clock. Thứ hai, nếu mạch tổ hợp quá nhanh dẫn đến vi phạm về điều kiện hold, ta cần thêm các khối đệm (có thể là hai cổng NOT nối tiếp) nhằm làm tăng thời gian xử lý của mạch tổ hợp, hay tăng vế trái của (2).



Launch

Capture


Hình 4.6. Ví dụ cho kiểm tra điều kiện hold của flip flop.

4.1.3. Thiết kế bộ đếm lên

Bài lab thứ 2 này sẽ hướng dẫn sinh viên thực hiện một mạch tuần tự rất đơn giản là bộ đếm lên. Ở đó:

- Ngõ vào: tín hiệu clock tên clk, độ rộng 1 bit.
- Ngõ ra: số đếm tên cnt, có giá trị tăng dần sau mỗi cạnh lên của clock, độ rộng 16 bit.

Hình 4.7 cho ta mô tả về bộ đếm lên. Ở đó khối cộng 1 có nhiệm vụ là mạch tổ hợp mà ngõ ra lớn hơn ngõ vào một đơn vị. D flip flop có nhiệm vụ cập nhật ngõ vào của mạch tổ hợp theo clock với đúng giá trị mà bộ cộng 1 xuất ra trong chu kỳ trước đó.



Hình 4.7. Thiết kế bô đếm lên.

4.2. Thực hiện thiết kế

Bảng 4.1: Mô tả bước thiết kế cấp độ hệ thống.

Đầu vào	Đầu ra	Các công đoạn
Ý tưởng thiết kế	- Mô tả cụ thể thiết kế (gọi chung là Specifi- cation), có thể là file Word, hình vẽ sơ đồ khối,	 Nắm rõ mục đích của thiết kế Xây dựng thiết kế nhằm phục vụ mục đích trên Sửa chữa lỗi và hoàn
		thiện

Bảng 4.1 là mô tả khái quát của bước thiết kế cấp độ hệ thống.

Phần này ta đã mô tả trong phần lý thuyết.

4.2.1. Tạo dựng môi trường và các chuẩn bị khác

Về mặt cấu trúc thư mục, ta sẽ trình bày giống hệt bài lab 1. (hình 4.8). Cách chia sẻ thư mục thông qua kênh thư mục chia sẻ cũng được thực hiện tương tự bài lab trước.



Hình 4.8. Cấu trúc thư mục trong lab 2.

4.2.2. Mô tả thiết kế bằng Verilog

Bảng 4.2: Mô tả bước thiết kế cấp độ RTL.

Đầu vào	Đầu ra	Các công đoạn
Specification		- Dùng Verilog mô tả
	đuôi .v, trong đó mô tả	lần lượt các khối trong
	các khối trong thiết kế	
	cùng kết nối giữa chúng	- Kết nối các khối con
	thông qua ngôn ngữ	và instance chúng trong
	Verilog	các khối lớn hơn
		- Kết nối các khối lớn
		hơn cho đến khi đến cấp
		độ cao nhất

Bảng 4.2 là mô tả khái quát của bước thiết kế cấp độ RTL.

Ở mục này, ta sẽ thực hiện thiết kế 3 file Verilog:

add 1.v: Khối cộng 1 mô tả ở trên.

DFF.v: D flip flop

counter.v: bộ đếm tổng hợp hai file trên.

Nội dung cũng như giải thích ngắn gọn các file trên được thể hiện trong hình 4.9.

Bảng 4.3: Mô tả bước kiểm tra thiết kế cấp độ RTL (Verification).

Đầu vào	Đầu ra	Các công đoạn
- Các file mã lập trình đuôi .v - Các file testbench cũng đuôi .v hay .sv (SystemVerilog)	- Các báo cáo (report) về quá trình mô phỏng - Các file dạng sóng (waveform) nhằm kiểm tra mô phỏng thiết kế	 - Xây dựng môi trường cho việc kiểm tra - Kiểm tra lỗi cú pháp của RTL (các file .v) và testbench - Chạy mô phỏng và xuất ra dạng sóng - Kiểm tra các file báo cáo (report) và dạng sóng nhằm đảm bảo mô phỏng RTL sạch lỗi

Bảng 4.3 là mô tả khái quát của bước kiểm tra thiết kế cấp độ RTL (Verification).

```
    add 1.v 

    ■
module add 1(in,out);
input [15:0] in;
                             Mạch tổ
output [15:0] out;
                            hợp công
                              thêm 1
assign out = in + 1;
endmodule
■ DFF.v ×
module DFF(in,clk,out);
input [15:0] in;
input clk;
output reg [15:0] out;

← Khởi tạo giá trị bằng 0

initial begin out <=0; end</pre>
                                   Khối always
always @(posedge clk) begin

    hoạt động

         out <= in;
                                    theo clock
end
endmodule
counter.v 🗶
module counter(clk,out);
input clk;
output [15:0] out;
wire [15:0] cnt add1;
wire [15:0] cnt;
add 1 add1 inst(cnt,cnt add1);
                                       Goi các
DFF ff inst(cnt add1,clk,cnt);
                                       khối con
assign out = cnt add1;
endmodule
```

Hình 4.9. Code Verilog của lab 2.

Về cơ bản, ta chỉ cần sửa nội dung file testtop.v trong bài lab trước để áp dụng cho bài lab này. Nội dung của file trên được thể hiện trong hình 4.10.

Sau khi thêm đường dẫn của testtop.v vào file lab_ben.flist, ta thực hiện chạy giống hệt bài lab trước. Lưu ý là cần sửa lại đường dẫn trong file set_env.bash để trỏ tới thư mục của bài lab hiện tại.

```
    testtop.v 

    x

module testtop;
reg clk;
wire [15:0] out;
counter counter_inst(clk,out);
always begin #5 clk=~clk; end

← Tạo clock chu kỳ 10s

initial begin
         clk = 0;
                                          Delay 100s để bộ
         #100;
                                           đếm đếm 10 lần
         $finish;
end
always @(out) begin
                                          In giá trị ngõ ra sau
         $display("out = %d",out);
end
endmodule
```

Hình 4.10d. Nội dung file testtop.v.

Kết quả sau khi chạy mô phỏng được thể hiện trong hình 4.11.

```
Compiler version M-2017.03-SP2 Full64; Runtime version M-2017.03-SP2 Full64; Aug 4 02:52 2024
out =
out =
         2
out =
         3
out =
         5
out =
out =
         6
out =
         8
out =
out =
         9
out =
out =
        11
$finish called from file "/home/albert/Desktop/Lad2_counter/03_verif/verif/sv/testtop.v", line 13.
$finish at simulation time
          VCS
                 Simulation Report
```

Hình 4.11. Kết quả mô phỏng của bài lab 2.

Tương tự, kết quả dạng sóng được thể hiện trong hình 4.12.



Hình 4.12. Dạng sóng mô phỏng của bài lab 2.

4.2.3. Tổng hợp (Synthesis)

Bảng 4.4: Mô tả bước Synthesis (tổng hợp) thiết kế.

Đầu vào	Đầu ra	Các công đoạn
- Các file mã code	- Các report báo cáo về	- Viết script cho quá
		trình tổng hợp, bao gồm
- Các file thư viện	- Các file dùng cho các	việc lựa chọn thư viện,
đuôi .db nhằm cung cấp	công đoạn tiếp theo	lựa chọn RTL, thêm các
các cell tham khảo cho		
quá trình chuyển RTL		
sang các cell này		
- Một số ràng buộc về	hợp (đã chuyển về các	- Kiểm tra và sửa lỗi sau
timing, area hay power	cell trong thư viện thao	khi tổng hợp (nếu có)
	khảo), thường gọi là	
	netlist	

Bảng 4.4 là mô tả khái quát của bước Synthesis (tổng hợp) thiết kế.

Trong phần tổng hợp của bài lab này, ta sẽ thêm vào một số ràng buộc về timing nhằm tạo điều kiện cho tool DC có thể kiểm tra về các điều kiện của setup time và hold time (hình 4.13).

Các ràng buộc được thêm vào ở mục CONSTRAINT FOR DESIGN. Trong đó:

Tạo clock có tên clk (trùng tên với tín hiệu trong file counter.v) có chu kì là 1000ns (Đơn vị dùng trong DC là ns).

Thời gian delay của dữ liệu trước khi đến được input của bộ đếm sẽ nằm trong khoảng [1;10] ns.

Thời gian delay của dữ liệu khi ra ngoài output của bộ đếm cũng tương tự nằm trong khoảng [1;10] ns.

Lưu ý rằng đây là các điều kiện ràng buộc về timing của thiết kế mà người thiết kế tự thiết lập. Về setup time và hold time của các flip flop, các con số này được quy định bởi thư viện

- Tới đây ta chỉ cần chỉnh lại file dc_command.src theo các yêu cầu có sẵn rồi tiến hành chạy tool DC trên Terminal:

```
set link library "* $target library"
set synthesis_library standard.sldb
#====== ANALYSE DESIGN ==========
analyze -format verilog "./../../02_rtl/add_1.v"
analyze -format verilog "./../../02_rtl/DFF.v"
analyze -format verilog "./../../02_rtl/counter.v"
elaborate counter
current_design counter
#====== CONSTRAINT FOR DESIGN =======
create_clock -name clk -period 10 {clk}
set_input_delay -max 10 -clock clk [all_inputs]
set_input_delay -min 1 -clock clk [all_inputs]
set_output_delay -max 10 -clock clk [all_outputs]
set_output_delay -min 1 -clock clk [all_outputs]
#====== SYNTHESIZE===============
compile_ultra
#====== REPORT PERFORMANCE =========
report_area > ./../report/report.area
report_timing > ./../report/report.timing
report_climing > ./../report/report.climing
report_constraint > ./../report/report.constraint
report_qor > ./../report/report.dor
write -f ddc -o ./../report/report.ddc
write -format verilog -hierarchy -output ./../report/lab_synth.netlist.v
write_sdf ./../report/report.sdf
write_sdc ./../report/report.sdc
```

Hình 4.13a. File dc command.src của bài lab 2.

Sau khi kết thúc, ta sẽ mở file report.timing và lab_synth.netlist.v trong thư mục 04 synth/report nhằm quan sát kết quả (hình 4.14).

```
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version
          : L-2016.03-SP1
// Date
           : Sun Aug 4 03:22:06 2024
module counter ( clk, out );
  output [15:0] out
  input clk
  wire
       n1 n2 n3 n4 n5
                        n6 n7 n8 n9 n10 n11 n12 n13 n14 n15 n16
       n17 n18 n19 n20
                        n21 n22
                                n23 n24 n25 n26 n27 n28 n29 n30
       n31 n32
               n33
                    n34
                        n35
                            n36
                                 n37
                                     n38
                                        n39
                                             n40 n43
                                                     n44
                                                          n45 n46
       n47
           n48
               n49 n50
                        n51
                            n52
                                 n53
                                     n54
                                         n55
  wire
        15 0 cnt
  DFF X1 \ff inst/out req 0
                            D(out 0), CK(clk), Q(cnt 0), QN(out 0)
  DFF_X1 \ff_inst/out_reg[1]
                            D(out[1]), CK(clk), Q(cnt[1]),
                                                        QN n55
                            D(out[2]), .CK(clk), .Q(cnt[2]),
  DFF_X1 \ff_inst/out_reg[2]
                                                        QN n53
                            D(out[3]),
  DFF_X1 \ff_inst/out_reg[3]
                                     CK(clk), Q(cnt[3]),
                                                        QN n54
                            D(out[4]),
  DFF_X1 \ff_inst/out_reg[4]
                                     CK(clk), Q(cnt[4]),
                                                        QN n50
  DFF_X1 \ff_inst/out_reg[5]
                            D(out[5]), CK(clk), Q(cnt[5]),
                                                        QN (n51)
  DFF_X1 \ff_inst/out_reg[6]
                            D(out [6]), CK(clk), Q(cnt [6]),
                                                        QN (n52)
  DFF_X1 \ff_inst/out_reg [7]
                            D(out[7]), CK(clk), Q(cnt[7]),
                                                        QN n49
 DFF_X1 \ff_inst/out_reg 8
                            D(out[8]), CK(clk),
                                              Q cnt 8
                                                        QN n47
  DFF_X1 \ff_inst/out_reg 9
                            D n44
                                  CK (clk)
                                           Q cnt 9
                                   CK clk
  Q cnt 11
  DFF X1 \ ff_inst/out_reg [13] ( D(out [13]), CK(clk), Q(cnt [13]) );
```

Operating Conditions: typical Library: NangateOpenCellLibrary_typ

Wire Load Model Mode: top

Startpoint: ff_inst/out_reg[6]

(rising edge-triggered flip-flop clocked by clk)

Endpoint: out[12] (output port clocked by clk)

Path Group: clk Path Type: max

	Wire Load Model	and a constant to contain the	
	5K_hvratio_1_1		OpenCellLibrary_typ
Point			Path
clock clk (rise clock network deff_inst/out_reg[cff_inst/out_reg[cff_inst/out_reg[cff_inst/out_reg[cff_inst/out_reg[cff_inst/out_reg[cff_inst/out_NV_X1)] U20/ZN (NAND2_X1) U21/ZN (NAND2_X1) U22/ZN (NAND2_X1) U23/Z (BUF_X1) U23/ZN (OR2_X1) U28/ZN (XNOR2_X1) out[12] (out) data arrival time	edge) lay (ideal) 5]/CK (DFF_X1) 5]/QN (DFF_X1)	0.00	0.00 0.00 r 0.06 f 0.09 r 0.12 f 0.16 r 0.19 f 0.24 f 0.29 f 0.34 f
data required time data arrival time	lay (ideal) delay ne ne	0.00 -10.00	0.00 0.00 -0.35

Hình 4.14. Report về netlist và timing sau khi chạy xong DC.

Ở đây, ta thấy được một phép thử timing duy nhất, có Path Type là max, có nghĩa là kiểm tra điều kiện setup time (min là kiểm tra điều kiện hold time). Phép thử được chia làm 3 phần rõ ràng:

Từ clock clk đến data arrival time là thời gian dữ liệu đến được flip flop, hay vế trái của (1). Từ clock clk tiếp theo đến data required time là vế phải của 1.

Lấy hiệu hai đại lượng trên (slack) để kiểm tra điều kiện setup time. Slack đạt MET có nghĩa là điều kiện về setup time đã thỏa. Nếu vi phạm sẽ báo là VIOLATED.

Đến đây là kết thúc công đoạn Synthesis, ta copy toàn bộ thư mục Lab 2 bỏ vào thư mục chia sẻ.

4.2.4. Kiểm tra netlist


Bảng 4.5: Mô tả bước kiểm tra netlist.

Đầu vào	Đầu ra	Các công đoạn
- Các file mã lập trình RTL đuôi .v - Các file RTL đã tổng hợp (netlist) đuôi .v	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	RTL

Bảng 4.5 là mô tả khái quát của bước kiểm tra netlist.


Việc thực hiện kiểm tra netlist thông qua tool Formality, ta sẽ thực hiện lại tương tự bài thí nghiệm trước, các bước thực hiện sẽ được tóm tắt dưới đây:


- 1. Nhấn chọn tab **1.Ref**., nhấn nút **Verilog**.... Chọn tất cả các file Verilog trong thư mục 02_rtl. Sau đó nhấn **Load Files**. Chọn sang tab **3.Set Top Design** (ở dưới) và chọn module counter là top design (thiết kế tổng), rồi nhấn **Set Top.**
- 2. Nhấn chọn tab **2.Impl**., nhấn nút **Verilog**.... Chọn file **lab_synth.netlist.v trong thư mục 04_synth/report. Sau đó nhấn Load Files**. Chọn sang tab **2.Read DB** Libraries, nhấn nút DB..., chọn thư viện dùng cho Synthesize trong thư mục 04_synth/lib (ở đây là thư viện **NangateOpenCellLibrary_typical.db**). Sau đó nhấn **Load Files**. Chọn sang tab **3.Set Top Design** (ở dưới) và chọn **module counter** là top design (thiết kế tổng), rồi nhấn Set Top.
- 3. Nhấn chọn tab **4.Match**., nhấn chọn **Run Matching** để kiểm chứng sự tương đồng của RTL khi thiết kế và sau khi Synthesis.



Hình 4.15. Kiểm tra tương đồng giữa RTL trước và sau khi Synthesize.

4. Nhấn chọn tab **5.Verify**., nhấn chọn **Verify** để kiểm chứng chức năng của RTL sau khi Synthesis.





Hình 4.16. Kiểm tra chức năng RTL sau khi Synthesize.

5. Nhấn chọn tab **6.Debug.**. Chức năng này được sử dụng khi có lỗi xảy ra trong quá trình so sánh RTL trước và sau Synthesize.

4.2.5. Phân tích thời gian tĩnh STA

Bảng 4.6: Mô tả bước phân tích thời gian tĩnh (STA).

Đầu vào	Đầu ra	Các công đoạn
- Các file RTL đã tổng	- Các báo cáo	- Lựa chọn thư viện tham
hợp (netlist) đuôi .v	(report) về kiểm tra	khảo đuôi .db (thư viện
- Các ràng buộc đã sử	Design	dùng trong Synthesis)
dụng trong qúa trình	- Các báo cáo	- Liên kết thiết kế (file
tổng hợp (file .sdc)	(report) về kiểm tra	RTL đã tổng hợp)
- Các ràng buộc mới	STA	- Thêm các ràng buộc cho
thêm vào		STA
		- Thiết lập chế độ hoạt
		động
		- Chạy kiểm tra STA và
		xuất các báo cáo (report)
		- Kiểm tra các báo cáo và
		sửa lỗi (nếu có)


Bảng 4.6 là mô tả khái quát của bước phân tích thời gian tĩnh (STA).

Để thực hiện phân tích thời gian tĩnh (thông qua tool PrimeTime của Syn- opsys), thư mục làm việc cùng thư viện đi kèm cần được tải xuống máy ảo thông qua kênh chia sẻ thư mục. Thư mục 06_sta sẽ là thư mục làm việc chính ở bước này, với cấu trúc nôi dung như sau:

- File **sta_command.src**: File này có nội dung tương tự file dc_command.src và dùng để chạy các lệnh STA (hình 4.17).

- Thư mục **report_design**: chứa các report liên quan về thiết kế như phân cấp, cell, dây,...
- Thư mục **report_sta**: chứa các report liên quan về STA, đặc biệt là về timing (điều kiện setup/hold).

Ta dùng lệnh **source sta_command.src** để chạy các lệnh phân tích thời gian tĩnh chứa trong file này. Mô tả và giải thích các lệnh này được thể hiện trong hình 4.18. Sau khi chạy xong quá trình STA, ta có thể **quan sát các report trong các thư mục report_design và report_sta** để đánh giá hoạt động hiệu quả của vi mạch và nếu có lỗi xảy ra, ta cần xem xét lại thiết kế hoặc chỉnh sửa về ràng buộc.



Hình 4.17. File sta command.src.

port : constraint				
sign : counter				
rsion: M-2016.12-SP1				
te : Sun Aug 4 11:16:39 202		· rep	ort.cons	traint
			Weighte	d
<pre>Group (max_delay/setup)</pre>	Cost	Weight	Cost	
clk	0.00	1.00	0.00	
max_delay/setup			0.00	
			Weighte	d
<pre>Group (min_delay/hold)</pre>	Cost	Weight	Cost	
clk	0.02	1.00	0.02	
min delay/hold			0.02	
Constraint			Cost	
				0.14400.90590
max_delay/setup			0.00	
min_delay/hold			0.02	
sequential_clock_pulse_widtl	1			(MET)
max_capacitance			0.00	
max_transition				(MET)
max area			136.19	(VIOLAT

Hình 4.18. Kết quả kiếm tra constraint

```
Report : timing
-path type full
-delay type max
-max paths 1
-sort by slack
Design : counter
Version: M-2016.12-SP1
Date : Sun Aug 4 11:16:39 2024
                                                                                         report.timing
   Startpoint: ff_inst/out_reg[6] (rising edge-triggered flip-flop clocked by clk)
Endpoint: out[9] (output port clocked by clk)
Path Group: clk
Path Type: max
                                                                                          Incr
                                                                                                                 Path
   Clock clk (rise edge)
clock network delay (ideal)
ff inst/out reg[6]/CK (DFF X1)
ff inst/out reg[6]/QN (DFF_X1)
U19/ZN (INV X1)
U20/ZN (NAND2 X1)
U21/ZN (NOR2 X1)
U22/ZN (NAND2 X1)
U23/Z (BUF X1)
U29/ZN (XNOR2 X1)
U39/Z (SUF X1)
U30/ZN (XNOR2 X1)
U30/ZN (XNOR2 X1)
data arrival time
                                                                                                               0.00
2.00
2.00 r
2.08 f
                                                                                         0.00
2.00
0.00
0.08
0.03
0.04
0.04
0.04
0.05
0.05
                                                                                                                 2.08
2.11
2.14
2.18
2.21
                                                                                                                2.14 T
2.18 r
2.21 f
2.26 f
2.31 f
2.36 f
2.37 f
    clock clk (rise edge)
clock network delay (ideal)
clock reconvergence pessimism
clock uncertainty
output external delay
data required time
                                                                                       20.00
2.00
0.00
-0.10
    slack (MET)
  Startpoint: ff_inst/out_reg[0]
 (rising edge-triggered flip-flop clocked by clk)
Endpoint: ff_inst/out_reg[0]
                                (rising edge-triggered flip-flop clocked by clk)
  Path Group: clk
  Path Type: min
  Point
                                                                                               Incr
                                                                                                                         Path
 clock clk (rise edge)
clock network delay (ideal)
ff_inst/out_reg[0]/CK (DFF_XI)
ff_inst/out_reg[0]/QN (DFF_XI)
ff_inst/out_reg[0]/D (DFF_XI)
data arrival time
                                                                                                0.00
                                                                                                                         0.00
                                                                                                2.00
                                                                                                                         2.00
                                                                                                                         2.00
                                                                                                                         2.09 r
2.10 r
                                                                                               0.01
                                                                                                                         2.10
  clock clk (rise edge)
                                                                                                                         2.00
2.00
2.10
                                                                                               2.00
  clock network delay (ideal)
  clock reconvergence pessimism
  clock uncertainty
                                                                                               0.10
 ff_inst/out_reg[0]/CK (DFF_X1)
library hold time
                                                                                                                         2.10 r
2.12
  data required time
                                                                                                                         2.12
  data required time
  data arrival time
                                                                                                                        -2.10
  slack (VIOLATED)
```

Hình 4.19. Kết quả kiếm tra timing.

***Sau khi check tất cả các report, ta thấy có 2 lỗi violated là hold timing và max area. Ta có thể sửa constraints trong file sta_command.src để MET hết các lỗi này theo như gọi ý của sách.

4.2.6. Place and Route

Bảng 4.7: Mô tả bước Place & Route.

Đầu vào	Đầu ra	Các công đoạn
		- Tạo thư viện Milkyway
hợp (netlist) đuôi .v	về kiểm tra DRC	và import thiết kế
		- Floor Planning: đặt các
ở cấp độ vật lý (phải	về kiểm tra LVS	thành phần nền tảng lên bề


		11/11/21/2
trùng khớp với thư		mặt thiết kế (I/O, nguồn,
viện dùng cho	để gửi đến nhà máy sản	đất,)
Synthesis)	xuất	- Placement: đặt các cell
- File công nghệ		(trong thư viện tham khảo)
đuôi .tf đi theo thư		ứng với netlist lên Floor
viện trên		vừa tạo
- Các ràng buộc cung		- Clock Tree Synthesis:
cấp bởi nhà máy (các		tổng hợp, đi dây cho toàn
file rule về DRC và		bộ hệ thống clock, kiểm tra
LVS)		các vi phạm về timing và
,		sửa lỗi (nếu có)
		- Route: nối dây cho tất cả
		các kết nối còn lại trong
		thiết kế
		- Xuất các file GDSII, .sdf
		nhằm kiểm tra các bước
		cuối cùng
		- Kiểm tra DRC (Design
		Rule Check) nhằm tìm ra
		vi phạm với ràng buộc của
		nhà máy sản xuất (nếu có)
		- Kiểm tra LVS (Layout vs
		Schematic) nhằm tìm ra
		khác biệt giữa Layout (sau
		khi Place & Route) và
		netlist trước đó
		- Nếu không có vấn đề gì,
		file GDSII sẽ được gửi đến
		nhà máy để tiến hành sản
		xuất

Bảng 4.7 là mô tả khái quát của bước Place & Route.


Tương tự như bài thí nghiệm 1, thư mục **07_icc** sẽ là thư mục làm việc chính ở bước này. Trong thư mục này ta sẽ tạo 1 file có tên **icc_setup.TCL** (hình 4.20) nhằm setup cho bài thực hành-thí nghiệm trước khi đi vào thực hiện Place & Route. Kết quả thể hiện trong các hình ảnh sau (từ hình 4.21 đến hình 5.17).

```
#SETUP LIB
set_app_var search_path "/home/hoangtrang/Desktop/icc_lab/logical_lib" set_app_var target_library "NangateOpenCellLibrary_typical.db" set_app_var link_library "* $target_library"
                                                                                                                                                                                              Setup thư viện logic
#REMOVE OLD LIB
                                                                                                                                                                                          Xóa thư viện MilkyWay cũ
(nếu có)
sh rm -rf CHIP
#CREATE MILKYWAY LIB
create mw lib ·tech "/home/hoangtrang/Desktop/icc_lab/tech/NangateOpenCellLibrary.tf"
-mw_reference_library
{/home/hoangtrang/Desktop/icc_lab/physical_lib/NangateOpenCellLibrary
/home/hoangtrang/Desktop/icc_lab/physical_lib/RF_2P_ADV64_16
/home/hoangtrang/Desktop/icc_lab/physical_lib/tpz}
-open CHIP
                                                                                                                                                                                         Tạo thư viện MilkyWay
mới tên CHIP với file công
                                                                                                                                                                                          nghệ sau option -tech và
các thư viện vật lý sau
                                                                                                                                                                                            option -
mw_reference_library
Thiết lập các file TLU+,
chứa thông tin nhằm chiết
xuất tụ ký sinh
                                                                                                                                                                                         Import thiết kế đã tổng hợp
import_design "./../04_synth/report/lab_synth.netlist.v" -format "verilog" -top "adder_4bit" -cel "adder_4bit"
                                                                                                                                                                                          cùng file sdc (ràng buộc)
đi kèm
read_sdc "./../04_synth/report/report.sdc"
```

Hình 4.20. Mô tả nội dung file icc_setup.TCL



Hình 4.21. Kết quả chạy Floorplanning.



Hình 4.22. Kết quả chạy Placement.

 $icc_shell> \ derive_pg_connection \ -power_net \ \{VDD\} \ -ground_net \ \{VSS\} \ -power_pin \ \{VDD\} \ -ground_pin \ \{VSS\} \ Information: connected 169 power ports and 169 ground ports$

Hình 4.23. Kết quả chạy nhận tín hiệu nguồn/đất.


COMICIOL		Connection
PADCORNER.FRAM	FRAMFRAMFRAMFRAM	PADCORNER.FRAM
core_vss1		io_vss7
		io_vdd4
7,000		PADIOVDD.FRAM
core_vdd1		io_vss4
PADVDD.FRAM		PADIOVSS.FRAM
		core_vss4
		PADVSS,FR AM
io_vss1		core_vdd4
PADIOVSS.FR.AM		PADVDD,FRAM
(ABIOFSS.IIIA		io_vdd3
		PADIOVDD.FRAM
PADIOVDD.FRAM		PADIOVSS.FRAM
cornerLL	io_vss5 io_vdd5 io_vss6vss3vdd3 io_vdd6	cornerLR

Hình 4.24. Kết quả nối trước tín hiệu nguồn/đất.

Công việc tiếp theo là tổng hợp cây clock (Clock Tree Synthesis). Trong công đoạn này, các tín hiệu clock sẽ được nối, đồng thời các điều kiện timing sẽ được kiểm tra lại (dựa trên file sdc có từ quá trình Synthesis hay STA). Để

thực hiện tổng hợp cây clock, ta chọn Clock→Core CTS and Optimization..., Trong mục Clock tree names, ta chọn tín hiệu clk như trong thiết kế (hình 4.23) và nhấn chọn Add» và nhấn OK. Sau đó ta nhấn chọn các box Fix hold timing only after CTS và Fix hold time violation for all clocks nhằm sửa tất cả các lỗi về hold time (hình 4.24). Kết quả tổng hợp clock được thể hiện trong hình 4.25.

Sau khi thực hiện tổng hợp cây clock, bước Routing và xuất file GDSII được thực hiện giống như lab trước.




Hình 4.25. Kết quả chạy tổng hợp cây clock.

Công đoạn cuối cùng trong Place & Route là Routing, hay nói cách khác là nối tất cả các dây còn lại:

Trước khi tiến hành Routing, ta cần kiểm tra khả năng cho phép đi dây thông qua chọn **Route→Check Routability...**, sau đó chọn **OK** và xem kết quả kiểm tra trong Terminal


Trong trường hợp port hay cell bị blocked (tức bị cản trở), ta cần thay đổi vị trí của chúng. Để thuận tiện cho việc tìm **Port hay Cell bị lỗi**, chọn **Select→By Name**..., sau đó chọn loại tìm kiếm, tên→nhấn Search→chọn tín hiệu cần quan sát→nhấn **Add to Highlight** (hình 4.26) Cell hay Port bị lỗi sẽ được thể hiện sáng lên giúp ta dễ dàng tìm kiếm được chúng trên Floor. Để thay đổi vị trí của chúng, nhấn chuột phải lên LayoutWindow, chọn Window Stretch, sau đó kéo thả sao cho bao phủ Cell hay Port cần di chuyển, sau đó kéo

thả chính Cell hay Port đó đến vị trí thích hợp.




Hình 4.26. Highlight port/cell bị lỗi để chỉnh sửa.

Nếu kiểm tra Routing cho kết quả khả thi, nhấn chọn **Route→Core Routing and Optimization**.



Hình 4.27. Kết quả chạy quá trình Routing.

Để gửi thông tin về vi mạch đến nhà máy sản xuất, ta sẽ xuất file có định dạng GDSII (đuôi .gds) bằng cách chọn File Export WriteStream, sau đó chọn thự viện Milky Way, Cell và tên file output như hình sau và nhấn OK



Hình 4.28. Xuất file GDSII để gửi đến nhà máy.

4.3 Tự thực hành

Bài thực hành-thí nghiệm dành cho người đọc cuối chương này có nội dung như sau:

- Tên: Thiết kế bộ đếm lên và xuống.
- Ngõ vào:
 - Một số 16 bit cnt in là giá trị đếm khởi điểm
- Một tín hiệu 1 bit tên load là tín hiệu báo hiệu bắt đầu load giá trị khởi điểm
 - Môt tín hiệu clock 1 bit tên clk
- Một tín hiệu 1 bit nhằm chọn chế độ đếm tên mode, với 0 là đếm xuống và 1 là đếm lên.
- Ngõ ra: 1 số 16 bit cnt_out là số đếm ngõ ra có giá trị thay đổi theo thời gian.
- Hoạt động: Khi có xung cạnh lên của clk, bộ đếm sẽ kiểm tra giá trị của tín hiệu load, nếu bằng 1 thì cnt_out sẽ bằng giá trị của tín hiệu cnt_in±1 tùy theo

giá trị của mode, nếu bằng 0 thì cnt_out sẽ bằng giá trị cnt_out trong chu kỳ clock trước đó ± 1 tùy theo giá trị của mode.

Ví dụ: Để dễ hiểu hoạt động của bộ đếm trên, quan sát hình 4.28, trong đó:

- Ở xung cạnh lên clock thứ nhất, load=1, mode=1 (đếm lên), cnt_in=25, suy ra cnt_out=25+1=26.
- Ở xung cạnh lên clock thứ hai, load vẫn bằng 1, mode=1 (đếm lên), cnt_in=25, suy ra cnt_out=25+1=26 như cũ.
- Ở xung cạnh lên clock thứ ba, load chuyển sang bằng 0, mode=1 (đếm lên), cnt_in=25 lúc này không cần quan tâm do hết phải load, suy ra cnt_out=26+1=27 (lấy giá trị cnt_out cũ bằng 26).
- Ở xung cạnh lên clock thứ tư, load=0, mode=1 (đếm lên), cnt_in=25 lúc này không cần quan tâm do hết phải load, suy ra cnt_out=27+1=28 (lấy giá trị cnt out cũ bằng 27).

