

24位、8.5 mW、109 dB、 128/64/32 kSPS ADC

AD7767

特性

过采样逐次逼近(SAR)型架构 高性能交流和直流精度、低功耗

动态范围: 115.5 dB(32 kSPS, AD7767-2) 动态范围: 112.5 dB(64 kSPS, AD7767-1) 动态范围: 109.5 dB(128 kSPS, AD7767)

总谐波失真(THD): -118 dB

超低功耗

8.5 mW, 32 kSPS (AD7767-2) 10.5 mW, 64 kSPS (AD7767-1) 15 mW, 128 kSPS (AD7767)

高直流精度

24位、无失码(NMC)

INL: ±3 ppm(典型值), ±7.6 ppm(最大值)

低温漂

零电平误差漂移: 15 nV/℃ 增益误差漂移: 0.4 ppm/°C

片内低通FIR滤波器

线性相位响应

通带纹波: ±0.005 dB 阻带衰减: 100 dB

2.5 V申源、1.8 V/2.5 V/3 V/3.6 V逻辑接口选项

灵活的接口选项 多器件同步

菊花链功能

关断功能


温度范围: -40℃至+105℃

应用

低功耗PCI/USB数据采集系统 低功耗无线采集系统 振动分析 仪器仪表

高精度医学采集

功能框图



Rev. C

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

概述

AD7767/AD7767-1/AD7767-2均为高性能24位过采样SAR型 ADC(模数转换器),具有较宽的动态范围和输入带宽,功 耗分别为15 mW、10.5 mW和8.5 mW, 采用16脚TSSOP封装。

AD7767/AD7767-1/AD7767-2适用于超低功耗数据采集应 用,例如基于PCI和USB的系统。这些器件具备24位分辨 率、出色的信噪比(SNR)、宽动态范围和高直流精度,非 常适合在较宽的动态范围测量小信号变化的应用。也特别 适用于大的交流或直流输入信号上的小变化应用。在这种 应用中,这些器件能够精确地采集交流和直流信息。

AD7767/AD7767-1/AD7767-2片内集成数字滤波器(包括线 性相位响应),通过过采样输入来消除带外噪声。这种过采 样架构还减少了对前端抗混叠滤波的需求。AD7767还具有 一个SYND/PD(同步/关断)引脚,可用于多个AD7767器件 之间的同步。另外,通过SDI引脚还能够实现多个AD7767 器件的菊花链互连结构。

AD7767/AD7767-1/AD7767-2采用基干5 V基准电压的2.5 V 电源工作,温度范围是-40°C至+105°C。

相关器件

表1.24位ADC

产品型号	描述
AD7760	2.5 MSPS、100 dB动态范围1、片内集成差分放大器 和基准电压缓冲、并行、可变抽取
AD7762/ AD7763	625 kSPS、109 dB动态范围1、片内集成差分放大器和基准电压缓冲、并行/串行、可变抽取
AD7764	312 kSPS、109 dB动态范围1、片内集成差分放大器和基准电压缓冲、可变抽取(引脚)
AD7765	156 kSPS、112 dB动态范围1、片内集成差分放大器 和基准电压缓冲、可变抽取(引脚)
AD7766	128 kSPS、109.5 dB 1、15 mW、16位INL、串行接口
AD7766-1	64 kSPS、112.5 dB 1、10.5 mW、16位INL、串行接口
AD7766-2	32 kSPS、115.5 dB 1、8.5 mW、16位INL、串行接口

¹最大输出数据速率时的动态范围。

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700

©2007–2010 Analog Devices, Inc. All rights reserved. Fax: 781.461.3113

目录

特性	1
应用	1
功能框图	1
概述	1
相关器件	1
修订历史	2
技术规格	3
时序规格	5
时序图	6
绝对最大额定值	8
ESD警告	8
引脚配置和功能描述	9
典型工作特性	10
术语	14
工作原理	15
AD7767/AD7767-1/AD7767-2传递函数	15
转换器操作	15
模拟输入结构	16
<i>松</i> 计 正 由	
修订历史 2010年5月—修订版B至修订版C 更改引脚8描述	9
2010年5月—修订版B至修订版C	
2010年5月—修订版B至修订版C 更改引脚8描述更改表8	20
2010年5月—修订版B至修订版C 更改引脚8描述 更改表8 2009年3月—修订版A至修订版B 更改表3的参数tSETTLING	5
2010年5月—修订版B至修订版C 更改引脚8描述 更改表8 2009年3月—修订版A至修订版B 更改表3的参数tSETTLING 更改表7	5
2010年5月—修订版B至修订版C 更改引脚8描述 更改表8 2009年3月—修订版A至修订版B 更改表3的参数tSETTLING	5
2010年5月—修订版B至修订版C 更改引脚8描述	5 17
2010年5月—修订版B至修订版C 更改引脚8描述	5 17 1
2010年5月—修订版B至修订版C 更改引脚8描述	
2010年5月—修订版B至修订版C 更改引脚8描述	205171316
2010年5月—修订版B至修订版C 更改引脚8描述	20517161612
2010年5月—修订版B至修订版C 更改引脚8描述	20517161820
2010年5月—修订版B至修订版C 更改引脚8描述	2051716181220
2010年5月—修订版B至修订版C 更改引脚8描述	205171618202020
2010年5月—修订版B至修订版C 更改引脚8描述	20517161220202020
2010年5月—修订版B至修订版C 更改引脚8描述	20517161220202020
2010年5月—修订版B至修订版C 更改引脚8描述	205171618202020202020

电源和基准电压	16
AD7767接口	16
初始上电	16
读取数据	16
关断、复位和同步	16
菊花链连接	16
在菊花链模式下读取数据	16
选择SCLK频率	16
菊花链模式配置和时序图	16
驱动AD7767	16
差分信号源	16
单端信号源	16
抗混叠	16
功耗	16
V _{ref} +输入信号	16
模拟输入通道多路复用	16
外形尺寸	16
订购指南	16

技术规格

除非另有说明, $AV_{DD}=DV_{DD}=2.5V\pm5\%$, $V_{DRIVE}=1.8V$ 至3.6V, $V_{REF}=5V$,MCLK=1MHz,共模输入 $=V_{REF}/2$, $T_{A}=-40$ °C 至+105°C。

表2

参数	测试条件/注释	最小值	典型值	最大值	单位
输出数据速率(ODR)					
AD7767	1/8抽取			128	kHz
AD7767-1	1/16抽取			64	kHz
AD7767-2	1/32抽取			32	kHz
模拟输入1					
差分输入电压	$V_{\text{IN+}} - V_{\text{IN-}}$			$\pm V_{REF}$	V p-p
绝对输入电压	V_{IN+}	-0.1		$+V_{REF}+0.1$	V
	V_{IN-}	-0.1		$+V_{REF} + 0.1$	V
共模输入电压		V _{REF} /2 - 5%	V _{REF} /2	$V_{REF}/2 + 5\%$	V
输入电容			22		pF
动态性能					
AD7767	1/8抽取,ODR = 128 kHz				
动态范围 ²	输入短路	108	109.5		dB
信噪比(SNR) ²	满量程输入幅度,1kHz信号音	107	108.5		dB
无杂散动态范围(SFDR) ²	满量程输入幅度,1kHz信号音		-128	-116	dB
总谐波失真(THD) ²	满量程输入幅度,1kHz信号音		-118	-105	dB
交调失真(IMD) ²	信号音A = 49.7 kHz,信号音B = 50.3 kH	Hz			
二阶项			-133		dB
三阶项			-109		dB
AD7767-1	1/16, ODR = 64 kHz				
动态范围 ²	输入短路	111	112.5		dB
信噪比(SNR) ²	满量程输入幅度,1kHz信号音	110	111.5		dB
无杂散动态范围(SFDR) ²	满量程输入幅度,1kHz信号音		-128	–116	dB
总谐波失真(THD) ²	满量程输入幅度,1 kHz信号音		-118	-105	dB
交调失真(IMD) ²	信号音A = 24.7 kHz,信号音B = 25.3 kHz	-l7			dB
二阶项		12	-133		dB
三阶项			-108		dB
AD7767-2	1/32, ODR = 32 kHz				
动态范围 ²	输入短路	114	115.5		dB
信噪比(SNR) ²	满量程输入幅度,1 kHz信号音	112	113.5		dB
无杂散动态范围(SFDR) ²	满量程输入幅度,1kHz信号音		-128	–116	dB
总谐波失真(THD) ²	满量程输入幅度,1 kHz信号音		-118	-105	dB
交调失真(IMD) ²		_			dB
二阶项	信号音A = 11.7 kHz,信号音B = 12.3 k	12	-137		dB
三阶项			-108		dB
直流精度1	所有器件				
分辨率	无失码	24			位
微分非线性 ²	保证24位单调性				
积分非线性2	18位线性度		±3	±7.6	ppm
零电平误差2			20		μV
增益误差 ²			0.0075	0.075	% FS
零电平误差漂移 ²			15		nV/°C
增益误差漂移 ²			0.4		ppm/°0
共模抑制比 ²	50 Hz信号音		-110		dB

参数	测试条件/注释	最小值	典型值	最大值	单位
数字滤波器响应1					
群延迟			37/ODR		μs
建立时间(延迟)	完全建立		74/ODR		μs
通带纹波				±0.005	dB
通带			$0.453 \times ODR$		Hz
- 3 dB带宽			0.49 × ODR		Hz
阻带频率			0.547 × ODR		Hz
阻带衰减		100			dB
基准输入1					
V _{REF+} 输入电压		2.4		$2 \times AV_{DD}$	V
数字输入(逻辑电平)1					
VIL		-0.3		$+0.3 \times V_{DRIVE}$	V
VIH		$0.7 \times V_{DRIVE}$		$V_{DRIVE} + 0.3$	V
输入漏电流				±1	 μΑ/引脚
输入电容			5		pF
主时钟速率			_	1.024	MHz
串行时钟速率				1/t ₈	Hz
数字输出'				1, 45	
数据格式	串行24位、二进制补码(MSB优先)				
30.7H 1H 24	ISINK = +500 µA				
V_{OL}	ISOURCE = -500 μA			0.4	V
V _{OH}	1555.162 555 M.	V _{DRIVE} - 0.3			V
电源要求1					
AV _{DD}	± 5%		2.5		V
DV _{DD}	± 5%		2.5		V
V _{DRIVE}		1.7	2.5	3.6	V
电流规格	MCLK = 1.024 MHz				
AD7767工作电流	128 kHz输出数据速率				
Al _{DD}			1.3	1.5	mA
DI _{DD}			3.9	4.8	mA
l _{REF}			0.35	0.425	mA
™ AD7767-1工作电流	64 kHz输出数据速率				
Al _{DD}			1.3	1.5	mA
DI			2.2	2.85	mA
I _{REF}			0.35	0.425	mA
AD7767-2工作电流	32 kHz输出数据速率		0.00	51.125	
Al _{DD}			1.3	1.5	mA
DI _{DD}			1.37	1.86	mA
I _{REF}			0.35	0.425	mA
静态电流(MCLK停止)	所有器件		0.55	0.123	1107
Al _{DD}	//1 13 88 11		0.9	1	mA
DI _{DD}			1	93	μΑ
关断模式电流	所有器件		•	95	μΛ
Al _{DD}	//1 13 88 11		0.1	6	μΑ
DI _{DD}			1	93	μΑ
	MCI K = 1.024 MU=	+		,,	μΛ
功耗 AD7767工作功耗	MCLK = 1.024 MHz		15	18	mW
AD7767工作功耗 AD7767-1工作功耗	128 kHz输出数据速率		10.5	18	mW
AD7767-1工作功耗 AD7767-2工作功耗	64 kHz输出数据速率				
AD1/01-2工作划社	32 kHz输出数据速率		8.5	10.5	mW

¹所有器件(AD7767、AD7767-1和AD7767-2)的规格。

²参见术语部分。

时序规格

除非另有说明, $AV_{DD} = DV_{DD} = 2.5 \text{ V} \pm 5\%$, $V_{DRIVE} = 1.7 \text{ V}$ 至3.6 V, $V_{REF} = 5 \text{ V}$,共模输入 $= V_{REF}/2$, $T_A = -40^{\circ}\text{C}$ (T_{MIN})至 $+105^{\circ}\text{C}$ (T_{MAX})。 1

表3

参数	t _{MIN} 、t _{MAX} 时的限值	单位	描述
DRDY操作			
t 1	510	ns typ	MCLK上升沿到DRDY下降沿
t_2^2	100	ns min	MCLK高电平脉冲宽度
t ₃ ²	900	ns max	MCLK低电平脉冲宽度
t ₄	265	ns typ	MCLK上升沿到DRDY上升沿(AD7767)
	128	ns typ	MCLK上升沿到 DRDY上升沿(AD7767-1)
	71	ns typ	MCLK上升沿到DRDY上升沿(AD7767-2)
t ₅	294	ns typ	DRDY 脉冲宽度 (AD7767)
	435	ns typ	DRDY 脉冲宽度 (AD7767-1)
	492	ns typ	DRDY 脉冲宽度 (AD7767-2)
t _{READ} ³	$t_{\overline{DRDY}} - t_5$	ns typ	DRDY 低电平周期,在此期间读取数据
$t_{\overline{DRDY}}^3$	$n \times 8 \times t_{MCLK}$	ns typ	DRDY 周期
读操作			
t_{6}	0	ns min	DRDY下降沿到 CS 建立时间
t ₇	6	ns max	CS 下降沿到 SDO 三态禁用
t ₈	60	ns max	SCLK下降沿后的数据访问时间(VDRIVE = 1.7 V)
	50	ns max	SCLK下降沿后的数据访问时间(VDRIVE = 2.3 V)
	25	ns max	SCLK下降沿后的数据访问时间(VDRIVE = 2.7 V)
	24	ns max	SCLK下降沿后的数据访问时间(VDRIVE = 3.0 V)
t ₉	10	ns min	SCLK下降沿到数据有效的保持时间(VDRIVE = 3.6 V)
t ₁₀	10	ns min	SCLK高电平脉冲宽度
t ₁₁	10	ns min	SCLK低电平脉冲宽度
t sclk	1/t ₈	sec min	最短SCLK周期
t ₁₂	6	ns max	CS上升沿后的总线释放时间
t ₁₃	0	ns min	CS上升沿到DRDY上升沿
CS低电平下的读操作			
t ₁₄	0	ns min	DRDY下降沿到数据有效的建立时间
t ₁₅	0	ns max	DRDY上升沿到数据有效的保持时间
菊花链操作			
t ₁₆	1	ns min	SDI有效到SCLK下降沿的建立时间
t ₁₇	2	ns max	SCLK下降沿到SDI有效的保持时间
SYNC/PD操作			
t ₁₈	1	ns typ	SYNC/PD 下降沿到 MCLK 上升沿
t ₁₉	20	ns typ	MCLK上升沿到进入SYNC/PD模式的DRDY上升沿
t ₂₀	1	ns min	SYNC/PD上升沿到MCLK上升沿
t ₂₁	510	ns typ	MCLK上升沿到离开SYNC/PD模式的DRDY下降沿
t _{SETTLING} ³	$(592 \times n) + 2$	t _{MCLK}	复位或关断后的滤波器建立时间

^{&#}x27;样片在初次发布期间均经过测试,以确保符合标准要求。所有输入信号均指定tr = tf = 5 ns(10%到90%的DV_{pp}),并从1.7 V电平起开始计时。

² t.和t.允许MCLK输入使用~90%到10%的占空比,时钟高电平时间对应的最小值为10%,MCLK低电平时间对应的最小值为90%。最大MCLK频率为 1.024 MHz。

 $^{^3}$ AD7767: n=1; AD7767-1: n=2; AD7767-2: n=4

时序图




图2. DRDY与MCLK时序图,n=1(AD7767, 1/8抽取),n=2(AD7767-1, 1/16抽取), n=4 (AD7767-2, 1/32抽取)




图3. 串行时序图(读取数据, 使用CS)




图4. 串行时序图(读取数据, CS设为逻辑低电平)




图5. 复位、同步和关断时序(更多信息参见关断、复位和同步部分)

绝对最大额定值

除非另有说明, T_A = 25°C。

表4

表4	
参数	参数
AV _{DD} 至 AGND	-0.3 V 至 +3 V
DV _{DD} 至 DGND	-0.3 V 至 +3 V
AV _{DD} 至 DV _{DD}	-0.3 V 至 +0.3 V
V _{REF+} 至 REFGND	-0.3 V 至 +7 V
REFGND 至 AGND	-0.3 V 至 +0.3 V
V _{DRIVE} 至 DGND	-0.3 V 至 +6 V
V _{IN+} , V _{IN-} 至 AGND	$-0.3\mathrm{V} \ \mathrm{\Xi} \ \mathrm{V}_{\mathrm{REF}+} + 0.3\mathrm{V}$
数字输入至DGND	$-0.3\mathrm{V} \ \mathrm{\Xi} \ \mathrm{V}_{\mathrm{DRIVE}} + 0.3\mathrm{V}$
数字输出至DGND	$-0.3\mathrm{V} \ \mathrm{\Xi} \ \mathrm{V}_{\mathrm{DRIVE}} + 0.3\mathrm{V}$
AGND至DGND	-0.3 V 至 +0.3 V
输入电流至除电源外的任何引脚!	±10 mA
工作温度范围	-40℃ 至 +105℃
存储温度范围	-40℃至+105℃ -65℃至+150℃
结温	-03℃ <u>+</u> +130℃ 150℃
TSSOP封装	130 C
θ _{JA} 热阻	150.4°C/W
θ _{sc} 热阻	27.6°C/W
引脚温度,焊接	
气相(60秒)	215°C
红外(15秒)	220°C
ESD	1 kV

¹¹⁰⁰ mA以下的瞬态电流不会造成SCR闩锁。

注意,超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值,不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下,器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路,但在遇到高能量ESD时,器件可能会损坏。因此,应当采取适当的ESD防范措施,以避免器件性能下降或功能丧失。

引脚配置和功能描述




图6.16引脚TSSOP引脚配置

表5. 引脚功能描述

	コロサラムキ	2/41
引脚编号		描述
1	AV_{DD}	+2.5 V模拟电源。
2	V_{REF+}	AD7767的基准电压输入。必须将一个外部基准电压施加于该输入引脚。V REF+输入范围是2.4 V至5 V。基准电压
		输入与AVDD引脚上施加的电压幅度无关。
3	REFGND	基准电压地。基准电压的接地连接。应将输入基准电压(V REF+)去耦到该引脚。
4	$V_{\text{IN+}}$	差分模拟输入的正输入。
5	$V_{\text{IN}-}$	差分模拟输入的负输入。
6	AGND	模拟电路的电源地。
7	SYNC/PD	同步和关断输入引脚。这是一个双功能引脚。它可以用于同步多个AD7767器件,以及/或者将AD7767器件置于
		 关断模式。详情参见关断、复位和同步部分。
8	DV_DD	2.5 V数字电源输入。如果接口使用2.5 V的逻辑电压(2.5 V施加于VDRIVE引脚),DVDD和VDRIVE引脚可以连接
		到同一供电轨。
9	V_{DRIVE}	逻辑电源输入,1.8 V至3.6 V。该引脚的电源电压决定数字逻辑接口的工作电压。
10	SDO	串行数据输出。AD7767的转换结果以24位、二进制补码、MSB优先的串行数据流通过SDO引脚输出。
11	DGND	数字逻辑电源地。
12	DRDY	数据就绪输出。DRDY信号的下降沿指示AD7767的输出寄存器内有新转换结果。详情参见AD7767接口部分。
13	SCLK	串行时钟输入。SCLK输入为AD7767的所有串行数据传输提供串行时钟。详情参见AD7767接口部分。
14	MCLK	主时钟输入。AD7767采样频率等于MCLK频率。
15	SDI	串行数据输入。这是AD7767的菊花链输入。详情参见菊花链连接部分。
16	CS	片选输入引脚。CS输入选择AD7767器件,并充当SDO引脚的使能信号。使用CS时,转换结果的MSB在CS下降沿
		输入到SDO线。 输入支持多个AD7767器件共用同一SDO线。这样,用户就可以选择合适的器件,只需向器件提
		供一个逻辑低电平CS信号,以使能该器件的SDO引脚便可实现。详情参见AD7767接口部分。

典型工作特性

 $AV_{DD}=DV_{DD}=2.5~V\pm5\%,~V_{DRIVE}=1.8~V$ 至3.6 $V,~V_{REF}=5~V,~M$ CLK=1 MHz,共模输入= $V_{REF}/2$ 。除非另有说明, $T_{A}=25$ °C。所有FFT均利用8192个样本和4阶Blackman-Harris窗函数产生。




图7. AD7767 FFT,1 kHz,-0.5 dB输入音




图10. AD7767 FFT,1 kHz,-6 dB输入音




图8. AD7767-1 FFT, 1 kHz, -0.5 dB输入音





图11. AD7767-1 FFT, 1 kHz, -6 dB输入音











图9. AD7767-2 FFT,1 kHz,-0.5 dB输入音















16k

12k

0

图17. AD7767-1 IMD FFT, 25 kHz中心频率






图15. AD7767-2 FFT,1 kHz,-60 dB输入音

28k

32k

图18. AD7767-2 IMD FFT, 12 kHz中心频率




图19. AD7767/AD7767-1/AD7767-2 THD与MCLK频率的关系




图20. AD7767/AD7767-1/AD7767-2 SNR与MCLK频率的关系




图21. AD7767电源灵敏度与电源纹波频率(f_{NOISE})的关系(带去耦电容)




图22. AD7767 CMRR与共模纹波频率(f_{NOISE})的关系




图23. AD7767 24位直方图




图24. AD7767-1 24位直方图




图25. AD7767-2 24位直方图




图26. AD7767/AD7767-1/AD7767-2 24位DNL




图27. AD7767/AD7767-1/AD7767-2 24位INL

术语

信噪比(SNR)

SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐 波和直流以外所有其它频谱成分的均方根和之比,用分贝 (dB)表示。

总谐波失真(THD)

THD指所有谐波均方根和与基波的比值。对于AD7767, 其定义为

$$THD (dB) = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + V_5^2 + V_6^2}}{V_1}$$

其中:

V₁是基波振幅的均方根值。

V₂、V₃、V₄、V₅及V₅是二次到六次谐波幅度的均方根值。

非谐波无杂散动态范围(SFDR)

SFDR指信号振幅均方根与除谐波外的峰值杂散频谱成分的 均方根值之比。

动态范围

动态范围指满量程的均方根值与输入短路连在一起时测得的均方根噪声之比,用分贝(dB)表示。

交调失真(IMD)

当输入由两个频率分别为fa和fb的正弦波组成时,任何非线性有源器件都会以和与差频mfa \pm nfb(其中m, n = 0, 1, 2, 3...)的形式产生失真产物。交调失真项的m和n都不等于0。例如,二阶项包括(fa + fb)和(fa - fb),而三阶项包括(2fa + fb)、(2fa - fb)、(fa + 2fb)和(fa - 2fb)。

AD7767经过CCIF标准测试,此标准使用最大输入带宽附近的两个输入频率。

在此情况下,二阶项频率通常远离最初正弦波,而三阶项 频率通常靠近输入频率。因此,二阶和三阶项需分别指 定。交调失真根据THD参数来计算,它是个别失真产物的 均方根和与基波和的振幅均方根的比值,用分贝(dB)表示。

积分非线性(INL)

INL指ADC传递函数与一条通过ADC传递函数端点的直线的最大偏差。

微分非线性(DNL)

DNL指ADC中任意两个相邻码之间所测得变化值与理想的 1LSB变化值之间的差异。

零电平误差

零电平误差指理想中间电平输入电压(当两个输入短路连 在一起时)与产生中间电平输出码的实际电压之差。

零电平误差漂移

零电平误差漂移指温度变化1℃所引起的实际零误差值的 变化,用室温时满量程的百分比表示。

增益误差

当一个模拟电压高于标称负满量程% LSB时,发生第一个码跃迁(从100 ... 000到100 ... 001)。当一个模拟电压低于标称正满量程% LSB时,发生最后一个码跃迁(从011 ... 110到010 ... 111)。增益误差指最后一个跃迁的实际电平与第一个跃迁的实际电平之差与二者的理想电平之差的偏差。

增益误差漂移

增益误差漂移指温度变化1°C所引起的实际增益误差值的变化,用室温时满量程的百分比表示。

共模抑制比(CMRR)

共模抑制比定义为满量程频率f下ADC输出功率与频率 f_s 下施加于共模输入电压 V_{IN+} 和 V_{IN-} 的100 mV正弦波功率的比值。

$$CMRR (dB) = 10 \log(Pf/Pf_s)$$

其中,Pf是频率f下的ADC输出功率,Pf_s是频率f_s下的ADC输出功率。

工作原理

AD7767/AD7767-1/AD7767-2将全差分模拟输入施加于一个逐次逼近型(SAR)内核,过采样SAR的输出利用一个线性相位数字FIR滤波器进行滤波。经过完全滤波的数据以MSB优先的串行格式输出。

AD7767/AD7767-1/AD7767-2传递函数

AD7767/AD7767-1/AD7767-2的转换结果以二进制补码、24位串行格式输出。全差分输入 $V_{\rm IN+}$ 和 $V_{\rm IN-}$ 由AD7767/AD7767-1/AD7767-2相对于基准电压输入 $(V_{\rm REF+})$ 进行调整,如图28所示。




图28. AD7767/AD7767-1/AD7767-2传递函数

转换器操作

转换器在内部对施加于SAR内核的输入波形进行转换,等效数字字以与MCLK相等的速率输出到数字滤波器。利用过采样技术,转换器的量化噪声扩散在从0到f_{MCLK}的宽带宽范围内。这样,目标信号频带中所含的噪声能量就会减小(见图29)。




图29. 量化噪声

DIGITAL FILTER CUTOFF FREQUENCY

WITH SHAPE SHA

转换器输出端之后的数字滤波用于消除带外量化噪声(见图 30)。它还具有将数据速率从滤波器输入端的f_{MCLK}降低到数字输出端的f_{MCLK}/8、f_{MCLK}/16或f_{MCLK}/32的作用,具体取决于所用器件的型号。

数字滤波器由三个分离的滤波器模块组成。图31显示了该滤波器的三个组成模块。第一个滤波器模块的抽取系数设置为2、4或8,其余部分的抽取系数均为2。




图31. FIR滤波器级 (AD7767: n=1; AD7767-1: n=2; AD7767-2: n=4)

表6给出了AD7767的三种型号,并列出了各自实现的抽取率和输出数据速率。此表突出反映了额外滤波与带宽降低之间的权衡关系:如果使用抽取率较大的滤波器选项,则噪声性能会提高,而可用输入带宽会降低。

表6. AD7767的型号

型号	抽取率	输出数据速率(ODR)
AD7767	8	128 kHz
AD7767-1	16	64 kHz
AD7767-2	32	32 kHz

注意,最大MCLK输入频率为1.024 MHz时才能实现表6所示的输出数据速率。输出数据速率与MCLK频率成线性比例关系,器件的数字功耗也是如此。

AD7767、AD7767-1和AD7767-2上实现的滤波器建立时间与所用滤波器的长度有关。滤波器在时域中的响应设置滤波器建立时间。表7给出了AD7767/AD7767-1/AD7767-2的滤波器建立时间。

AD7767、AD7767-1和AD7767-2的数字滤波器频率响应分别如图32、图33和图34所示。在奈奎斯特频率(输出数据速率/2),数字滤波器提供6 dB的衰减。每种情况下,滤波器均提供100 dB的阻带衰减和±0.005 dB的通带纹波。




图32. AD7767数字滤波器频率响应




图33. AD7767-1数字滤波器频率响应




图34. AD7767-2数字滤波器频率响应

模拟输入结构

AD7767/AD7767-1/AD7767-2配置为差分输入结构。真差分信号在模拟输入 $V_{\rm IN}$ +与 $V_{\rm IN}$ -之间,即引脚4与引脚5之间进行采样。使用差分输入可以抑制 $V_{\rm IN}$ +和 $V_{\rm IN}$ -引脚共有的信号。

图35显示了AD7767/AD7767-1/AD7767-2的等效模拟输入电路。各差分输入端的两个二极管提供模拟输入的ESD保护。




图35. 等效模拟输入结构

注意,按照绝对最大额定值部分的规定,应确保模拟输入信号不得超过基准电压(V_{REF+}) 0.3 V以上。如果输入电压超过此限值,二极管就会变成正偏,开始传导电流。这些二极管能处理最高130 mA的电流。

模拟输入的阻抗可以看成是C1与由 $R_{\rm IN}$ 、C1和C2串联构成的网络的并联组合。C1的值主要由引脚电容决定。 $R_{\rm IN}$ 典型值为 $1.4~k\Omega$,是由串联电阻与开关的导通电阻 $R_{\rm ON}$ 构成的集总元件。C2典型值为22~pF,主要由采样电容决定。

电源和基准电压

AD7767/AD7767-1/AD7767-2采用2.5V电源供电,电源电压施加于DV_{DD}和AV_{DD}引脚。接口的额定工作电压范围是1.7 V至3.6 V。基准电压输入范围是2.2 V至2 × AV_{DD},施加于 V_{REF+} 引脚。标称基准电压是5V,但也可以使用2.5 V电源。使用5V基准电压时,推荐使用的基准电压源是ADR445、ADR435或ADR425。使用2.5V基准电压时,推荐使用 ADR441、ADR431或ADR421。施加于基准输入(VREF+)的电压同时用作基准电压源和AD7767/AD7767-1/AD7767-2 的电源。因此,当使用5 V基准输入时,AD7767/AD7767-1/AD7767-2的满量程差分输入范围是10V。有关最大输入电压的详细信息,参见驱动AD7767部分。

AD7767接口

AD7767为用户提供了一个灵活的串行接口,允许用户针对 其应用实现最理想的接口方案。AD7767接口包括7个不同 信号,其中5个信号是输入:MCLK、CS、SYNC/PD、 SCLK和SDI,另外2个信号是输出:DRDY和SDO。

初始上电

初始上电时,需施加一个连续的MCLK信号。建议用户复位AD7767以清除滤波器,确保正常工作。复位完成时,所有事件都相对于MCLK的上升沿而发生,如图5所示。 SYNC/PD输入的负脉冲启动复位, DRDY输出切换到逻辑高电平,并且保持高电平直到有效数据可用。AD7767上电完成后,SYNC/PD引脚变为逻辑高电平,在器件输出有效数据之前,需要一定的建立时间。该建立时间tSETTLING是MCLK频率和抽取率的函数。表7列出了AD7767各型号的建立时间,查看图5时应参照使用。

表7. SYNC/PD后的滤波器建立时间

型 号	抽取率	t _{SETTLING} 1
AD7767	8	$(594 \times t_{MCLK}) + t_{21}$
AD7767-1	16	$(1186 \times t_{MCLK}) + t_{21}$
AD7767-2	32	$(2370 \times t_{MCLK}) + t_{21}$

 $^{^1}$ t $_{SETTLING}$ 的测量范围是从 $\overline{SYNC/PD}$ 上升沿后的第一个MCLK上升沿到DRDY的下降沿。

读取数据

AD7767以MSB优先、二进制补码、24位格式,通过串行数据输出引脚(SDO)输出其数据转换结果。MCLK是主时钟,控制AD7767的所有转换。SCLK是该器件的串行时钟输入。所有数据传输都相对于SCLK信号而发生。

DRDY线用作状态信号,指示何时有效数据可从转换器读取。DRDY的下降沿指示器件的输出寄存器内有新数据字可用。在允许从SDO引脚读取输出数据期间,DRDY保持低电平。不从器件读取数据时,DRDY信号变为逻辑高电平。输出寄存器正在进行更新时,在此期间切勿尝试读取数据。

AD7767允许在数据读取周期中使用片选输入信号(CS)。CS 信号是SDO引脚的选通信号,允许多个AD7767器件共用同一串行总线。它充当各器件的指令信号,指示相应的器件可以使用总线。当CS处于逻辑高电平时,AD7767的SDO引脚变为三态。

从AD7767读取数据时,可以启动两种不同的模式:一种模式针对CS下降沿出现在DRDY下降沿之后的情况,另一种模式针对CS下降沿出现在DRDY下降沿之前的情况(当CS设为逻辑低电平时)。

当CS下降沿出现在DRDY下降沿之后时,转换结果的MSB在CS下降沿送至SDO线。转换结果的其余位(MSB - 1、MSB - 2等)在CS下降沿后的SCLK下降沿逐个送至SDO线。图3详细显示了这种接口方案。

当CS连接低电平时,AD7767串行接口可以工作在3线模式,如图4所示。这种情况下,转换结果的MSB在DRDY下降沿送上SDO线。转换结果的其余位(MSB-1、MSB-2等)在随后的SCLK下降沿逐个送至SDO线。

关断、复位和同步

AD7767 SYNC/PD引脚支持用户同步多个AD7767器件。该引脚还支持用户复位和关断AD7767。这些特性是相对于MCLK上升沿实现的,如图5所示,分别标示为A、B、C和D。

要关断、复位或同步一个器件,应将AD7767 SYNC/PD引脚拉低。在MCLK的第一个上升沿,AD7767关断。DRDY引脚变为逻辑高电平,指示输出寄存器中的数据不再有效。在随后的各MCLK上升沿,都会检查SYNC/PD引脚的状态。在SYNC/PD引脚变为高电平后的第一个MCLK上升沿,AD7767离开关断状态。在下一个上升沿,AD7767的滤波器复位。第一个新采样点在第三个上升沿获得。

从滤波器复位算起,必须经过建立时间 t_{SETTLING} 后,器件才会输出有效数据(见表7)。经过 t_{SETTLING} 后, \overline{DRDY} 输出变为逻辑低电平,指示SDO上存在有效数据可供回读。

菊花链连接

菊花链连接是将多个ADC的输出端级联到一条数据线上,这样多个器件就可以使用同一数字接口线。这一特性特别有助于减少器件数量和线路连接,例如在隔离式多转换器应用或接口能力有限的系统中,希望器件和连接越少越好。数据回读与读取移位寄存器相似,即数据在SCLK的下降沿输出。

图36中的框图显示了必须如何连接器件才能实现菊花链功能。所示方案的工作原理是: AD7767器件的SDO引脚的输出数据传送至链中下一个AD7767器件的SDI输入; 数据以这种方式穿过菊花链,直到它被送至链中第一个器件的SDO引脚上。

在菊花链模式下读取数据

图36和图37给出了一个由四个AD7767器件组成的菊花链示例。在图36所示的例子中,标示为A的AD7767的输出是整个菊花链的输出。菊花链最后一个器件(标示为D的AD7767)的串行数据输入(SDI)引脚接地。链中的所有器件必须使用同样的MCLK、SCLK、CS和SYNC/PD信号。

要使能菊花链转换过程,应将同一SYNC/PD脉冲施加给所有器件,以同步链中的所有器件(参见关断、复位和同步部分)。

给所有器件施加SYNC/PD脉冲后,会有一个延迟(如表7所示);之后,有效转换数据出现在器件链的输出端。如图37所示,第一个转换结果从标示为A的AD7767输出,这个24位转换结果之后依次输出标示为B、C、D的器件转换结果,所有转换结果都以MSB优先顺序输出。转换结果数据流通过链中的各器件输出,最终送至标示为A的AD7767的SDO引脚。链中所有器件的转换结果都必须在DRDY信号处于低电平有效状态时送至最后一个器件的SDO引脚。

图37和图38的示例显示了这一过程,器件A、B、C、D的转换结果在 $\overline{DRDY}(A)$ 下降沿与 $\overline{DRDY}(A)$ 上升沿之间的时间内送至SDO(A)。

选择SCLK频率

如图37所示,在 DRDY(A)处于低电平有效状态期间出现的 SCLK下降沿数量,必须等于链中的器件数量乘以24(各器件送至SDO(A)的数据位数)。

因此,当菊花链长度和MCLK频率已知时,必须预先确定 所需的SCLK周期(t_{SCLK})。注意,最大SCLK频率受t8控制, 时序规格表中规定了不同VDRIVE电压下的最大SCLK频 率。

当CS连接逻辑低电平时,

$$t_{SCLK} \le \left[\frac{t_{READ}}{24 \times K}\right] \tag{1}$$

其中:

K是菊花链中的AD7767器件数量。

tscik是SCLK的周期。

t_{READ}等于t_{DRDY}-t5。

当CS用于菊花链接口时,

$$t_{SCLK} \leq \left\lceil \frac{\left(t_{READ}\right) - \left(t_6 + t_7 + t_{13}\right)}{24 \times K} \right\rceil \tag{2}$$

其中:

K是菊花链中的AD7767器件数量。

t_{scik}是SCLK的周期。

t_{read}等于t_{drdy}—t5。

注意,SCLK最大值受 t_s 控制,时序规格表中规定了不同 V_{DRIVE} 电压下的SCLK最大值。

菊花链模式配置和时序图





图36. 具有四个AD7767器件的菊花链配置







图38. 菊花链SDI建立和保持时序

驱动AD7767

AD7767必须采用全差分输入驱动。AD7767的差分输入共模电压以及对差分输入的限制由施加于器件的基准电压 (V_{REF}) 设置。AD7767的共模电压为 $V_{REF}/2$ 。当AD7767 V_{REF+} 引脚使用5V电源(ADR445、ADR435或ADR425)时,共模电压为2.5V,意味着AD7767差分输入端能够施加的最大输入为基于2.5 V的5 V p-p输入。



AD7767 AV_{DD}引脚使用2.5 V的模拟电压。不过,AD7767允许用户施加最高5V的基准电压。这可以提供更大的满量程范围,提供用户一个可以使用AD7767更大LSB电压的选项。图39显示了AD7767的最大输入。

差分信号源


图40给出了一个可以配合AD7767/AD7767-1/AD7767-2使用的推荐驱动电路示例。图中显示ADA4841-1如何利用一个差分信号源驱动AD7767/AD7767-1/AD7767-2的输入端。每个差分路径都由一个ADA4841-1器件驱动。

单端信号源

对于使用单端模拟信号(双极性或单极性)的应用,单端转差分驱动器 ADA4941-1可以为 AD7767/AD7767-1/AD7767-2产生一个全差分输入,原理图见图41。

R1和R2设置输入范围与ADC范围(V_{REF})之间的衰减比。R1、R2和CF根据所需的输入电阻、信号带宽、抗混叠和噪声贡献进行选择。R2与R1之比应等于REF与峰峰输入电压之比。例如,对于±10 V范围和4 k Ω 阻抗, R2 = 1 k Ω ,R1 = 4 k Ω 。

R3和R4设置IN-输入的共模电压,R5和R6设置IN+输入的 共模电压。共模电压等于 V_{OFFSETI} 电压,应接近 $V_{\text{REF}}/2$ 。该 电压应大致设置为 V_{OFFSETI} 与1+R2/R1的比值。



*SEE V_{REF+} INPUT SIGNAL SECTION FOR DETAILS. 图40. 从全差分信号源驱动AD7767




表8. 使用具有ADA4941的差分转单端电路(见图41)时需要的电阻值

V _{IN} (V)	V _{OFFSET1} (V)	V _{OFFSET2} (V)	OUT+ (V)	OUT-(V)	R1 (kΩ)	R2 (kΩ)	R4 (kΩ)	$R3 = R5 = R6 (k\Omega)$
+20, -20	2.5	2.203	-0.01, +4.96	5.01, 0.04	8.06	1	12.7	10
+10, -10	2.5	2.000	0.01, 4.99	4.99, 0.01	4.02	1	15	10
+5, -5	2.5	1.667	0.00, 5.00	5.00, 0.00	2	1	20	10

抗混叠

AD7767/AD7767-1/AD7767-2以1.024 MHz的最大速率对模拟输入进行采样。对于从滤波器阻带(0.547 × ODR)起始处到出现数字滤波器通带镜像处之间的任何可能的混叠频率,片内数字滤波器提供最高100 dB的衰减。镜像出现在MCLK减去滤波器阻带处(MCLK - 0.547 × ODR),如图42所示。




图42. AD7767/AD7767-1/AD7767-2频谱

表9显示在信号进入AD7767/AD7767-1/AD7767-2之前,各阶前端抗混叠滤波器在数字滤波器阻带镜像频率(1.024 MHz - 0.547 × ODR)实现的衰减。

表9. 抗混叠滤波器阶数与在第一镜像点的衰减

	滤波器阶数	衰减 1.024 MHz – 0.547 × ODR
AD7767	第一	27 dB
	第二	50 dB
	第三	70 dB
AD7767-1	第一	33 dB
	第二	62 dB
	第三	89 dB
AD7767-2	第一	38 dB
	第二	74 dB
	第三	110 dB

如果需要额外的抗混叠保护,可以选用AD7764和AD7765 Σ-Δ型器件。这些器件以20MHz的速率在内部对信号采 样,可实现最高156 kHz或312 kHz的输出数据速率。这意 味着,以最大速度工作时,这些器件的第一混叠点分别在 19.921 MHz和19.843 MHz。

功耗

AD7767/AD7767-1/AD7767-2能够以极低的功耗提供出色的性能。图43、图44和图45显示了AD7767/AD7767-1/AD7767-2的功耗与施加于器件的MCLK频率的比例关系。数字电流和模拟电流均随着MCLK频率的降低而减小。实际吞吐速率等于MCLK频率除以器件使用的抽取率。例如,当AD7767采用800 KHz的MCLK工作时,由于滤波抽取率为8、因此输出数据速率为100 kHz。




图43. AD7767电流与MCLK频率的关系




图44. AD7767-1电流与MCLK频率的关系




图45. AD7767-2电流与MCLK频率的关系

V_{RFF},输入信号

AD7767/AD7767-1/AD7767-2 V_{REF} +引脚使用2.4 V至2 × AV $_{DD}$ 范围内的电压(标称值5 V)。建议采用低噪声基准电压源来产生 V_{REF+} 输入,例如ADR445、ADR435、ADR425(5V输出)和ADR421(2.5V输出)。典型基准电压源电路如图46所示。

基 准 电 压 输 入 引 脚 (V_{REF+}) 还 充 当 AD7767/AD7767-1/AD7767-2的电源。对于5V V_{REF+} 输入,可以在 V_{IN+} 和 V_{IN-} 上施加5V的满量程输入,而引脚A V_{DD} 的电压仍然保持2.5 V。这种配置可以减少所需的不同电源数量。

低噪声基准电压源的输出不需要缓冲,但是必须进行去 耦。应在基准电压源的输出端(ADR445、ADR435、 ADR425或ADR421)放置一个0.1μF电容,并遵从针对所用 基准电压源的去耦建议。

如上文所述,为了实现全部可用的动态范围, V_{REF+} 引脚的标称电源电压为5 V。当使用2.5 V V_{REF+} 输入时(即在低功耗应用中),技术规格中列出的信噪比和动态范围数值(采用5 V V_{REF+} 输入所产生)降低6 dB,这是可用输入范围减半的直接后果。

AD7767/AD7767-1/AD7767-2需要一个100 μ F接地电容,充当去耦电容以及 V_{REF+} 引脚电荷的储存库。应将此电容尽可能靠近AD7767/AD7767-1/AD7767-2放置。将此电容(图46中的C40)的值降至 10μ F时,噪声性能通常会降低1 dB。C40可以是电解质电容或钽电容。




图46. AD7767/AD7767-1/AD7767-2 24基准电压输入配置

模拟输入通道多路复用


AD7767/AD7767-1/AD7767-2可以用在多路复用器配置中。对于任何采用数字滤波模块的转换器,每通道的最大开关速率或输出数据速率都是数字滤波建立时间的函数。

对采用数字滤波器的转换器模拟输入进行多路复用时,必须等到数字滤波器完全建立后才能获得有效转换结果,经过该建立时间后,方可切换通道。然后又需要等待建立时间结束后才能获得有效转换结果,并再次切换输入。

AD7767的滤波器建立时间等于74除以所用的输出数据速率。因此,多路复用应用中的最大开关频率为1/(74/ODR),其中输出数据速率(ODR)是所施加的MCLK频率和所讨论器件采用的抽取率的函数。例如,给AD7767施加1.024 MHz的MCLK频率时,最大输出数据速率为128kHz,进而可以得出1.729kHz的多路复用开关速率。

AD7767-1和AD7767-2采用建立时间更长的数字滤波器以实现更高的精度,因此,它们的最大开关频率分别为864 Hz和432 Hz。

外形尺寸



COMPLIANT TO JEDEC STANDARDS MO-153-AB

图47.16引脚超薄紧缩小型封装[TSSOP] (RU-16) 图示尺寸单位: mm

订购指南

型号 ¹	温度范围	封装描述	封装选项
AD7767BRUZ	-40°C 至 +105°C	16引脚超薄紧缩小型封装[TSSOP]	RU-16
AD7767BRUZ-RL7	-40°C 至 +105°C	16引脚超薄紧缩小型封装[TSSOP]	RU-16
AD7767BRUZ-1	-40°C 至 +105°C	16引脚超薄紧缩小型封装[TSSOP]	RU-16
AD7767BRUZ-1-RL7	-40°C 至 +105°C	16引脚超薄紧缩小型封装[TSSOP]	RU-16
AD7767BRUZ-2	-40°C 至 +105°C	16引脚超薄紧缩小型封装[TSSOP]	RU-16
AD7767BRUZ-2-RL7	-40°C 至 +105°C	16引脚超薄紧缩小型封装[TSSOP]	RU-16
EVAL-AD7767EDZ		评估板	
EVAL-AD7767-1EDZ		评估板	
EVAL-AD7767-2EDZ		评估板	
EVAL-CED1Z		转换器评估与开发板	

¹Z=符合RoHS标准的器件。

AD7767

注释