

# 이 력 서

지원 분야

PI



|        |                           |           |      |     |
|--------|---------------------------|-----------|------|-----|
| 성 명    | (한글)                      | 이윤지       | (한자) | 李琬智 |
|        | (영문)                      | LEE YUNJI |      |     |
| 생년월일   | 2002. 01. 15              |           | 나이   | 24  |
| 휴대폰    | 010-7941-4136             | 연락처(집)    |      |     |
| E-mail | ieej600625@gmail.com      |           |      |     |
| 주 소    | 가운로 2길 43 더힐포레 303 - 1502 |           |      |     |

|     |            |        |           |    |     |     |
|-----|------------|--------|-----------|----|-----|-----|
| 학 력 | 졸업연월       | 학교명    | 전공        | 구분 | 학점  | 소재지 |
|     | 2018.03.02 | 인창고등학교 | 이과        | 졸업 | -   | 구리  |
|     | 2025.02    | 상명대학교  | 시스템반도체공학과 | 졸업 | 3.3 | 천안  |

|                                  |                     |      |                                                                                                                                               |  |
|----------------------------------|---------------------|------|-----------------------------------------------------------------------------------------------------------------------------------------------|--|
| 활<br>동<br>사<br>항<br><br>(경<br>력) | 기관                  |      | 내 용                                                                                                                                           |  |
|                                  | 호서대학교 산학협력단         | 활동기간 | 2023.08.29 ~ 2023.08.31                                                                                                                       |  |
|                                  |                     | 상세내용 | 반도체 산화물(Oxide) TFT 제작 실습 기초                                                                                                                   |  |
|                                  | 기관                  |      | 내 용                                                                                                                                           |  |
|                                  | (주)이디에이엘리텍          | 활동기간 | 2024.07.08 ~ 2024.08.09                                                                                                                       |  |
|                                  |                     | 상세내용 | 지능형 로봇 전공 역량 강화 교육 프로그램 SoC 설계 교육                                                                                                             |  |
|                                  | 기관                  |      | 내 용                                                                                                                                           |  |
|                                  | 대한상공회의소<br>서울기술교육센터 | 활동기간 | 2025.07.01. ~ 2026.01.26                                                                                                                      |  |
|                                  |                     | 상세내용 | C언어 기반 MCU 활용<br>VerilogHDL을 이용한 디지털회로설계<br>SystemVerilog / UVM 환경의 디지털 반도체 설계, 검증<br>Synopsys Tool을 활용한 반도체 검증<br>ARM AMBA BUS / SOC 설계 및 활용 |  |

|                  |     |     |     |
|------------------|-----|-----|-----|
| 자<br>격<br>사<br>항 | 자격명 | 취득일 | 발행처 |
|                  |     |     |     |
|                  |     |     |     |

|                  |                                               |                            |
|------------------|-----------------------------------------------|----------------------------|
| 수<br>상<br>내<br>역 | 수상명                                           | 수상연월                       |
|                  | 2023년도<br>추계학술대회 및<br>정기총회<br>캡스톤 디자인<br>경진대회 | 2023.11<br><br><br>2024.06 |
|                  | CISC 커리어 데이                                   | 2024.06                    |

|             |     |       |     |
|-------------|-----|-------|-----|
| 외<br>국<br>어 | 시험명 | 점수/등급 | 취득일 |
|             |     |       |     |
|             |     |       |     |
|             |     |       |     |

|        |                                                                                                 |                                                                    |
|--------|-------------------------------------------------------------------------------------------------|--------------------------------------------------------------------|
| 기<br>타 | 병역                                                                                              |                                                                    |
|        | <input type="checkbox"/> 필 <input type="checkbox"/> 미필 <input checked="" type="checkbox"/> 해당없음 |                                                                    |
|        | 보훈대상                                                                                            | 장애여부                                                               |
|        | <input type="checkbox"/> 대상 <input checked="" type="checkbox"/> 비대상                             | <input type="checkbox"/> 있음 <input checked="" type="checkbox"/> 없음 |

# Skill-Portfolio

대표 기술

System Verilog

## 개인 정보

성명 : 이윤지  
생년월일 : 2002.01.15  
연락처 : 010-7941-4136  
E-mail : ieej600625@gmail.com

## 최종 학력사항

| 재학기간                     | 학교명 및 전공        |
|--------------------------|-----------------|
| 2021.03.02. ~ 2025.02.25 | 상명대학교 시스템반도체공학과 |

## 교육 이수사항

| 교육명                     | 내용                                                                                           | 교육기관                |
|-------------------------|----------------------------------------------------------------------------------------------|---------------------|
| 산화물(Oxide) TFT 제작 실습 기초 | TFT 이론, 포토리소 공정실습, 진공장비 기초, 제작실습                                                             | 호서대학교 산학협력단         |
| SOC 설계 역량강화 교육 하계 프로그램  | PT/ IC Compiler 교육                                                                           | (주)이디에이엘리텍          |
| [HARMAN]세미콘아카데미         | VerilogHDL을 이용한 디지털회로설계<br>SystemVerilog / UVM 환경의 디지털 반도체 설계 검증<br>ARM AMBA BUS / SOC 설계/활용 | 대한상공회의소<br>서울기술교육센터 |

## 전문설계 소프트웨어 능력

| 언어(툴)                    | 활용능력                     |
|--------------------------|--------------------------|
| VerilogHDL/SystemVerilog | RTL 설계 및 시뮬레이션 디버깅       |
| Linux                    | 터미널 환경, VI Editor        |
| C                        | 기본 문법 구조 이해, 포인터, 구조체 활용 |
| python                   | 이미지 처리, 자동화 스크립트 작성      |


## 프로젝트 수행사항

| 번호 | 프로젝트명                                       | 프로젝트 내용                                             | 수행기관    |
|----|---------------------------------------------|-----------------------------------------------------|---------|
| 1  | 19-FIR filter physical implementation       | Synopsys EDA Tool을 활용하여 19차 FIR 필터를 설계하고 슬랙 타이밍을 확보 | 상명대학교   |
| 2  | Multi-Cycle CPU를 이용한 AMBA-APB Peripheral 설계 | Multi-Cycle 기반 APB-UART 간 데이터 전송 구조를 구현 및 검증        | 서울상공회의소 |
| 3  | SPI 통신 프로토콜 설계                              | SPI 통신 모듈을 직접 구현하여 C application을 통한 SPI 통신을 제어     | 서울상공회의소 |

# 프로젝트 기술서

작 성 자  
이윤지

|                                                                                                                                                                                                                               |                                                                                                                                |
|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|--------------------------------------------------------------------------------------------------------------------------------|
| 1                                                                                                                                                                                                                             | 프로젝트명 : 19-FIR filter physical implementation                                                                                  |
| 수행기간                                                                                                                                                                                                                          | 2024.03.02. ~ 2024.06.23                                                                                                       |
| 담당역할                                                                                                                                                                                                                          | <ul style="list-style-type: none"><li>19차 FIR 필터 설계</li><li>Front-End 타이밍 최적화</li></ul>                                        |
| 수행목표                                                                                                                                                                                                                          | <ul style="list-style-type: none"><li>Synopsys EDA Tool을 활용한 디지털 회로 설계 및 최적화 경험</li><li>FIR 필터 설계 과정에서 발생한 슬랙 타이밍 확보</li></ul> |
| 사용 기술                                                                                                                                                                                                                         | Language: VerilogHDL<br>Tool: VCS, Verdi, Design Compiler, formality                                                           |
| 세부수행내용                                                                                                                                                                                                                        |                                                                                                                                |
| <ul style="list-style-type: none"><li>프로젝트 목적 : Synopsys EDA Tool을 활용하여 19차 FIR 필터를 설계하고 슬랙 타이밍을 확보하는 것을 목표로 하였다.</li><li>프로젝트 개요 : 19차 연산 필터를 파이프라인 구조로 설계하고 Design Compiler를 통하여 Gate-level로 변환</li><li>프로젝트 결과 :</li></ul> |                                                                                                                                |
|                                                                                                                                           |                                                                                                                                |
| Functional simulation waveform                                                                                                                                                                                                |                                                                                                                                |



## Formality results

- 트러블 슈팅** : 프로젝트 진행 중 합성 후 타이밍 분석에서 Slack 값이 음수로 나타나는 문제가 발생하였다. 이로 인해 합성 결과에서 FIR 필터 출력 파형이 의도한 결과와 일치하지 않았다. group\_path 명령어를 활용하여 특정 연산 경로의 우선순위 조정을 시도하여 일부 경로에 대해 타이밍 개선 효과는 있었으나, 근본적인 해결에는 한계가 있었다. 각 연산 단계 사이에 파이프라인 구조를 삽입하여 결과적으로 Critical Path가 분산되며 Slack 값이 양수로 개선되었으며 FIR 필터의 파형이 정상적으로 출력되었다.

# 프로젝트 기술서

작 성 자

이윤지

|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |                                                                                                                                               |
|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------|
| 2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                | RISC-V RV32I 기반 Multi-Cycle CPU를 이용한 AMBA-APB Peripheral 설계                                                                                   |
| 수행기간                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             | 2025.10.16. ~ 2025.10.28                                                                                                                      |
| 담당역할                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             | <ul style="list-style-type: none"><li>RISC-V 기반 RV32I Multi-Cycle CPU Core 설계</li><li>AMBA APB Protocol 설계 및 검증</li></ul>                     |
| 수행목표                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             | <ul style="list-style-type: none"><li>Multi-Cycle CPU의 전체 명령어 처리 흐름을 이해하고 구현</li><li>AMBA APB 표준 버스를 적용하여 CPU-Peripheral 간 통합 구조 이해</li></ul> |
| 사용 기술                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            | Language: SystemVerilog, C<br>Tool: Xilinx Vivado, Vitis                                                                                      |
| 세부수행내용                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |                                                                                                                                               |
| <ul style="list-style-type: none"><li><b>프로젝트 목적</b> : CPU, UART, GPIO, FND 등 Peripheral을 직접 설계하여 CPU-Bus-Peripheral 연동 흐름을 이해하는 것을 목표로 하였다.</li><li><b>프로젝트 개요</b> : Multi-Cycle CPU 설계 및 AMBA APB 버스를 통해 통신 기능을 구현하고 검증</li><li><b>프로젝트 결과</b> : CPU를 Multi-Cycle로 구현하고, APB-UART 간 레지스터 기반 데이터 전송 구조를 구현하고 검증하여, SoC 내부 버스 APB와 Peripheral 제어 방식을 이해하였다.</li><li><b>트러블 슈팅</b> : UART 설계 과정에서, 송신 시작 조건과 수신 완료 신호를 OR 연산으로 결합한 구조로 인해 데이터 중복 전송 문제가 발생하였다. 수신이 완료되는 순간 송신이 강제로 시작되면서 서로 다른 두 데이터가 동시에 활성화돼서 의도하지 않은 값이 전송되는 현상이 발생하였다.<br/>송신과 수신을 분리하지 않은 구조적 문제를 해결하기 위해 송신 동작은 별도의 시작 신호에 의해서만 동작하도록 하고 수신 완료 신호는 독립적으로 처리하였다.<br/>이를 통해 한쪽 통신이 완전히 종료된 이후에만 다음 동작이 시작하도록 제어 흐름을 분리하여 문제를 해결하였다.</li></ul> |                                                                                                                                               |

# 프로젝트 기술서

작 성 자

이윤지

| 3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              | SPI 통신 프로토콜 설계                                                                                                                   |
|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------------------------------------------------------|
| 수행기간                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           | 2025.11.07. ~ 2025.11.17                                                                                                         |
| 담당역할                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           | <ul style="list-style-type: none"><li>SPI 통신을 SystemVerilog로 설계하고 시뮬레이션 기반 디버깅 수행</li><li>C application을 작성하여 통신 모듈 구현</li></ul> |
| 수행목표                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           | <ul style="list-style-type: none"><li>SPI 통신 프로토콜을 이해하고 구현</li></ul>                                                             |
| 사용 기술                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          | Language: SystemVerilog, Verilog<br>Tool: Xilinx Vivado                                                                          |
| 세부수행내용                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |                                                                                                                                  |
| <ul style="list-style-type: none"><li><b>프로젝트 목적</b> : SystemVerilog 기반 SPI 통신 모듈을 직접 구현하여 C application을 통한 SPI 통신을 제어함으로써 SPI 통신 프로토콜의 동작 원리를 이해하는 것을 목표로 하였다.</li><li><b>프로젝트 개요</b> : SPI 통신 프로토콜을 SystemVerilog로 설계하여 직렬 데이터 전송 구조를 구현하고 C application을 통해 SPI 통신을 제어</li><li><b>프로젝트 결과</b> : SPI 통신 프로토콜을 RTL로 구현하여 송수신 동작이 정상적으로 수행됨을 확인하였으며, 시뮬레이션 기반 디버깅을 통해 제어 신호 간의 타이밍을 검증하였다.<br/>또한 C application을 활용해 SPI 통신 모듈을 직접 제어하며 통신 흐름을 이해하였고, 이를 통해 직렬 통신에서 클럭과 제어 신호가 시스템 동작에 미치는 중요성을 체감하였다.</li><li><b>트러블 슈팅</b> : SPI 통신 구현 과정에서 클럭 엣지와 데이터 변경 시점이 일치하지 않아 수신 데이터가 불안정하게 동작하는 문제가 발생하였다.<br/>파형 분석을 통해 데이터가 샘플링되는 시점과 전송 시점이 일치하지 않음을 확인하였고, 이를 해결하기 위해 데이터 전송과 샘플링 시점을 분리하도록 제어 로직을 수정하였다.<br/>그 결과, 시뮬레이션 환경에서 안정적인 데이터 송수신을 확인하였고, SPI 통신에서 타이밍 제어의 중요성을 이해할 수 있었다.</li></ul> |                                                                                                                                  |