

XILINX

- 1984 Ross Freeman, Bernie Vonderschmitt, and Jim Barnett osnivaju Xilinx.
- 1985 Xilinx predstavlja prvi FPGA XC2064™.
- 1991 XC4000™ porodica FPGAs

 Prvi šikoko prihvaćeni FPGA sklop. Osnova daljnjeg razvoja kroz 90.
- 1998 Virtex®™ FPGA porodica predstavljena.

 Veliki korak u razvoju FPGA sklopova i danas predstavlja osnovi razvoja XLINIX FPGA sklopova.
- 2003 Spartan®™-3 porodica predstavljena.
 Prvi 90nm FPGA na svijetu (low-cost).

XILINX - Porodice

- CPLD
 - CoolRunner-II
 - CoolRunner XPLA3
 - XC9500 Serija


- FPGA
 - Virtex Serija
 - Virtex-5
 - Virtex-4
 - Virtex-II Pro
 - Virtex-II
 - Virtex
 - Spartan Seria
 - Spartan 3 DSP/AN/A/E
 - Spartan 3
 - Spartan II/E
 - Spartan /XL

Virtex-5 Porodica

- 65 nm tehnologija
- Četiri izvedbe, trenutno dostupne samo tri:
 - LX: optimizirana za izvođenje logičkih funkcija
 - LXT: optimizirana za izvođenje logičkih funkcija i serijsku komunikaciju (low-power)

SXT: optimizirani za DSP aplikacije i serijsku komunikaciju (low-

power)



Virtex-5 Porodica

- Performanse:
 - 550 MHz frekvencija takta
 - 352 GMACS (sklopovsko množilo DSP48E)
 - 1.25 Gbps I/O
 - Do 1200 I/O izlaza/ulaza
- HighSpeed serijska komunikacija
 - RocketIO od 100Mbps do 3.2 Gbps (mala potrošnja 100mW)
- PCI Express podrška
- Ethernet 1000/100/10
- 35% manja potrošnja od prijašnje serije Virtex-4
- LUT (lookup table) s 6 ulaza (prvi FPGA s takvim LUT-om)

VIRTEX	-5 FAMIL	Y.		VIRT	EX-5	LX	1379			VIRT	EX-5 I		VIRTEX-5 SXT					
				Optimize	ed for High-	performano	e Logic				for High-pe		Logic with				for DSP wit	
					2000						er Serial Cor						ial Connecti	
				LX30	LX50	LX85	LX110	LX220	LX330	LX30T	LX50T	LX85T	LX110T	LX220T	LX330T	SX35T	SX50T	SX95T
			Number	XC5VLX30	XC5VLX50	XC5VLX85	XC5VLX110	XC5VLX220	XC5VLX330	XC5VLX30T	XC5VLX50T	XC5VLX85T	XC5VLX110T		XC5VLX330T	XC5V5X35T	XC5V5X5.0T	XC5V5X95T
	EasyPath™ Cos			-	-	XCE5VLX85	XCESVLX110	XCESVLX220	XCEAYX330	-	-	XCE5VLX85T		XCESVLX220T		-	XCESVSXSOT	
CLB Resource			80 x 30	120 x 30	120 x 54	160 x 54	160 x 108	240 x 108	80 x 30	120 x 30	1 20 x 54	160 x 54	160 x 108	240 x 108	80 x 34	1 20 x 34	160 x 46	
			Slices 1	4,800	7,200	12,960	17,280	34,560	51,840	4,800	7,200	12,960	17,280	34,560	51,840	5,440	8,160	14,720
	Logic Cells ²			30,720	46,080	82,944	110,592	221,184	331,776	30,720	46,080	82,944	110,592	221,184	331,776	34,816	52,224	94,208
	CLB Flip-Flops		19,200	28,800	51,840	69,120	138,240	207,360	19,200	28,800	51,840	69,120	138, 240	207,360	21,760	32,640	58,880	
Memory Resources	Maximum Distributed RAM (Kbits)			320	480	8 40	1,120	2,280	3,420	320	480	840	1,120	2,280	3,420	520	780	1,520
	Block RAM/FIFO w/ECC (36 Kbits each)			32	48	96	128	192	288	36	60	108	148	212	324	84	132	244
	To	tal Block RA	AM (Kbits)	1,152	1,728	3,456	4,608	6,912	10,368	1,296	2,160	3,888	5,3 28	7,632	11,664	3,024	4,752	8,784
Clock Resources	Digital Clock Manager (DCM)			4	12	12	12	12	12	4	12	12	12	12	12	4	12	12
Kesources	Phase Locked Loop (PLL)/PMCD			2	6	6	6	6	6	2	6	6	6	6	6	2	6	6
I/O Resources	Max	cimum Selec	ctIO™ Pins	400	560	560	800	800	1,200	360	480	480	680	680	960	360	480	640
	Select10" Banks			13	17	17	23	23	33	12	15	15	19	20	27	12	15	19
	Digitally (Digitally Controlled Impedance			Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes
	Maximum	Maximum Differential I/O Pairs			280	280	400	400	600	180	240	240	340	340	480	180	240	320
Embedded		DSP	48E Slices	32	48	48	64	128	192	32	48	48	64	128	192	192	288	640
Hard IP Resources	S	ystem Moni	tor Blocks	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
nesources	PCI Exp	ress Endpo	int Blocks	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1
	10/100/1000	Ethernet M.	AC Blocks	0	0	0	0	0	0	4	4	4	4	4	4	4	4	4
	RocketIO™ GTP Lo	w-Power Tra	anscei vers	0	0	0	0	0	0	8	12	12	16	16	24	8	12	16
	Configura	ition Memo	ory (Mbits)	8.4	12.6	21.8	29.1	53.1	79.7	9.4	14.1	23.3	31.1	55.1	82.7	13.3	20.0	35.7
Package	Area	Ю	MGT ²															
FF324	19 x 19 mm	220		220	220													
FF676	27 x 27 mm	440		400	440	440	440											
FF1 153	35 x 35 mm	800			560	560	800											
FF1760	42.5 x 42.5 mm	1200					800	800	1200									
FF665	27 x 27 mm	360	8							360 (8)	360 (8)					360 (8)	360 (8)	
FF1136	35 x 35 mm	640	16								480 (12)	480 (12)	640 (16)					640 (16)
FF1738	42.5 x 42.5 mm	960	24											680 (16)	960 (24)			

Više informacija

- Virtex-5
 - http://www.xilinx.com/products/silicon_solutions/fpgas/vir tex/virtex5/index.htm
 - http://www.xilinx.com/support/documentation/virtex-5.htm
 - http://www.xilinx.com/publications/prod_mktg/pn0010938
 -4.pdf

Virtex-II Pro

- 400 MHz frekvencija takta
- 8 Mbits Block RAM i 1.4 Mbits dist. RAM
- Do 12 DCM (Digital Clock Manager)
- Do 444 sklopovska množila (18x18->36)
- IBM PowerPC 405 procesor (sklopovski)
 - 600+ MIPS
 - RTOS
 - •


Device		2VP2	2VP4	2VP7	2VP20	2VPX20	2VP30	2VP40	2VP50	2VP70	2VPX70	2VP100
EasyPath Cost Re	duction						XCE2VP30	XCE2VP40	XCE2VP50	XCE2VP70	XCE2VPX70	XCE2VP100
Logic Cells		3,168	6,768	11,088	20,880	22,032	30,816	43,632	53,136	74,448	74,448	99,216
BRAM (Kbits)	216	504	792	1,584	1,584	2,448	3,456	4,176	5,904	5,544	7,992	
PowerPC™ Proces	0	1	1	2	1	2	2	2	2	2	2	
3.125Gbps Rocke	4	4	8	8	0	8	12	16	20	0	20	
10.3125Gbps Roc	0	0	0	0	8	0	0	0	0	20	0	
Multiplier Blocks	12	28	44	88	88	136	192	232	328	308	444	
DCMs	4	4	4	8	8	8	8	8	8	8	12	
Config (Mbits)	1.31	3.01	4.49	8.21	8.21	11.36	15.56	19.02	26.1	26.1	33.65	
Max SelectIO	Max SelectIO			396	564	552	644	804	852	996	992	1164
Package	SelectIO											
FG256	140	140	140									
FG456	248	156	248	248								
FG676	416				404		416	416				
FF672	396	204	348	396								
FF896	556			396	556	552	556					
FF1152	692				564		644	692	692			
FF1148*	812							804	812			
FF1517	964								852	964		
FF1704	1040									996	992	1040
FF1696*	1200											1164


Više informacija

- Virtex-II PRO
- http://www.xilinx.com/products/silicon_solutions/fpgas/virtex/virtex_ii_pro_fpgas/index.htm
 - http://www.xilinx.com/support/documentation/data_sheets/ ds083.pdf
 - http://www.xilinx.com/support/documentation/boards_and_ kits/ug024.pdf
 - http://www.xilinx.com/support/documentation/virtexii pro.htm#19348

Spartan-3

- Spartan-3A aplikacije s brzim I/O, logika nije previše bitna
- Spartan-3E logički zahtjevne aplikacije
- Spartan 3 kompromis između 3A i 3E serije.






Spartan-3x

- DCM (Digitla Clock manager)
- 18Kbit dual-port ROM (do 2268 Kbit)
- 18x18 množila (od 126)
- Distribuirani RAM i "shift" registri (373 Kbits)
- Podrška za različiti IO standarde uključujući diferencijalne
- Predefinirani IP, PCI, PCI express, USB, Firewire, CAN, SPI, I2C, ...
- Podrška za hot-swap uređaje.
- Device serial number, Flash memorija


	Spartan-3 Optimized for High Density and High VO Designs						Spartan-3E Logic optimized				Spart VO opt	an-3A				Spartan-3AN Non-volatile				Spartan-3A DSP DSP optimized					
									Logic of	/ IIII									11011 1011	a tire					
Part Number	XC3S50	XC3S200	XC3S400	XC3S1000	XC3S1500	XC3S2000	XC3S4000	XC3S5000	XC3S100E	XC3S250E	XC3S500E	XC3S1200E	XC3S1600E	XC3S50A	XC3S200A	XC3S400A	XC3S700A	XC3S1400A	XC3S50AN	XC3S200AN	XC3S400AN	XC3S700AN	XC3S1400AN	XC3SD1800A	XC3SD3400A
System Gates	50K	200K	400K	1000K	1500K	2000K	4000K	5000K	100K	250K	500K	1,200K	1,600K	50K	200K	400K	700K	1400K	50K	200K	400K	700K	1400K	1800K	3400K
Logic Cells	1,728	4,320	8,064	17,280	29,952	46,080	62,208	74,880	2,160	5,508	10,476	19,512	33,192	1,584	4,032	8,064	13,248	25,344	1,584	4,032	8,064	13,248	25,344	37,440	53,712
Dedicated Multipliers	4	12	16	24	32	40	96	104	4	12	20	28	36	3	16	20	20	32	3	16	20	20	32	84*	126*
Block RAM Blocks	4	12	16	24	32	40	96	104	4	12	20	28	36	3	16	20	20	32	3	16	20	20	32	84	126
Block RAM Bits	72K	216K	288K	432K	576K	720K	1,728K	1,872K	72K	216K	360K	504K	648K	54K	288K	360K	360K	576K	54K	288K	360K	360K	576K	1512K	2268K
Distributed RAM Bits	12K	30K	56K	120K	208K	320K	432K	520K	15K	38K	73K	136K	231K	11K	28K	56K	92K	176K	11K	28K	56K	92K	176K	260K	373K
DCMs	2	4	4	4	4	4	4	4	2	4	4	8	8	2	4	4	8	8	2	4	4	8	8	8	8
User Flash																			627 Kb	2 Mb	2 Mb	5 Mb	11 Mb		
Max Single Ended I/O	124	173	264	391	487	565	712	784	108	172	232	304	376	144	248	311	372	502	108	195	311	372	502	519	469
Max Diff. I/O Pairs	56	76	116	175	221	270	312	344	40	68	92	124	156	52	112	142	165	227	50	90	142	165	227	227	213
VQ100 16 x 16 mm	63	63							66	66															
CP132 8 x 8 mm	89								83	92	92														
TQ144 22 x 22 mm	97	97	97						108	108				108					108						
PQ208 30.6 x 30.6 mm	124	141	141							158	158														
FT256 17 x 17 mm		173	173	173						172	190	190		144	195	195				195					
FG320 19 x 19 mm			221	221	221						232	250	250		248	251				155					
FG400 21 x 21 mm											202	304	304		2.0	311	311				311				
FG456 23 x 23 mm			264	333	333	333						507	501			311	311				311				
FG484 23 x 23 mm			204	333	333	333							376				372	375				372			
CS484 19 x 19 mm													3/0				372	3/3				3/2		309	309
				201	407	400	400																		
FG676 27 x 27 mm				391	487	489	489	489										502					502	519	469
FG900 31 x 31 mm						565	633	633																	
FG1156 35 x 35 mm							712	784																	

Examples	Application Challenges	Spartan-3 Generation Advantages
Flat Panel Displays	 Panel board and video/tuner board cost Constantly evolving I/O requirements Shorter product life cycles with higher amortized cost risk for new ASICs Constantly evolving, subjective image quality requirements Differentiating vs. competing hardware 	 5 domain-optimized platforms for lowest-cost fit to each application SelectIO™ Technology with on-chip differential termination and widest I/O standards compliance, including LVDS, RSDS, mini-LVDS, PPDS and TMDS Pre- or post-processing video enhancement, LVDS TxRx (FPDLink), and peripheral interface bridging solutions TCON (timing control) and video co-processing flexibility Flexible peripheral interfacing and video switching Reference designs for precise gamma correction, image dithering, color temperature correction and other video-enhancement functions
Set-Top Boxes	Evolving interface standards for memory, disks, and other components Managing inventory with multiple product feature sets Differentiating video processing capability at lower power and cost Accelerating and updating algorithms for conditional access/security	 SelectIO Technology with support for up to 26 different I/O standards MultiBoot reconfigurability and density migration within a single package XtremeDSP Technology with industry-leading price/performance for digital video decoding Fast, compact IP cores for authentication and content encryption
Wireless Access	Low-level MAC-layer co-processing in Customer Premises Equipment Forward Error Correction and DSP co-processing efficiency Peripheral bridging and interfacing	IP cores for MAC, FEC, encryption, digital up/down conversion and security XtremeDSP Technology with flexible high performance SelectIO Technology with on-chip termination and wide I/O standards support
Industrial Ethernet and Motion Control	Bridging multiple connectivity protocols Customizing PWM and control algorithms Accelerating motion control algorithms	IP cores for EtherCAT, SerCOS III, CAN, Ethernet, PCI and PCI Express Flexible Xilinx Embedded Processing Technology Hardware acceleration with Fast Simplex Link and XtremeDSP Technology
Automotive	 Full compliance to industry production process and quality standards Interconnecting different automotive/multimedia standards 	 Extended Automotive temperature ranges, both Industrial and Q-Grade; full PPAP support and AEC-Q100 qualification for Spartan-3 and Spartan-3E platforms IP cores for bridging CAN, LIN and MOST®, as well as USB 2.0 and Ethernet XtremeDSP Technology with industry-leading price/performance/power and IP for filtering, edge detection, and codes SelectIO Technology with on-chip termination for LVDS, RSDS and other standards
Video Surveillance	 DSP performance need for object recognition, motion detection and advanced compression algorithms Changing industry standards Rapidly evolving technology such as automated scene analysis 	XtremeDSP performance through parallelism in FPGA fabric FPGA flexibility and scalability Field upgradeability



Spartan-3 razvojna okruženja


Board/Kit	Part numbers	Price
Spartan-3A DSP Development Board	HW-S3A-DSP-SK-UNI-G	\$1,095
Spartan-3AN Starter Kit	HW-SPAR3AN-SK-UNI-G	\$239
Spartan-3A DDR2 SDRAM Interface Development Kit	HW-SPAR3ADDR2-DK-UNI-G	\$235
Spartan-3A Starter Kit	HW-SPAR3A-SK-UNI-G	\$225
Spartan-3E Starter Kit	US: HW-SPAR3E-SK-US-G	\$149
	UK: HW-SPAR3E-SK-UK-G	
	Europe: HW-SPAR3E-SK-EC-G	
	Japan: HW-SPAR3E-SK-J-G	
Spartan-3E PCI Express Starter Kit	Japan: HW-S3PCIE-DK-J	\$349
	Rest-of-world: HW-S3PCIE-DK	
Spartan-3E 1600E MicroBlaze Development Kit	DO-SP3E1600E-DK-UNI-G	\$595
Spartan-3 Starter Kit	HW-SPAR3-SK-UNI-G	\$149



XILINX razvojni alati





- ISE Fundation osnovna razvojna verzija
- ISE WebPACK besplatna razvojna verzija
 - ne podržava najnovije proizvode
 - Simulator ograničen na 15.000 linija HDL koda
- Xilinx Platform Studio EDK ©
- MATLAB:
 - System Generator for DSP
 - AccelDSP Synthesis Tools
- ChipScope Pro Real Time Debuger
- ISE Simulator
- ModelSim XE-III



ISE-WebPACK 9.2i

- Download:
 - http://www.xilinx.com/ise/logic_design_prod/webpack.htm





Spartan-3E

- Spartan-3 obitelj FPGA sklopova projektirana je da ima što širu primjenu u velikom broju elektroničkih uređaja, a s druge strane da postigne što nižu proizvodnu cijenu.
- Svoj uspjeh zasniva na prijašnjoj generaciji Spartan-IIE s time da je povećana količina logike, kapacitet unutrašnje memorije, ukupan broj ulazno izlaznih pinova i kontrola signala vremenskog vođenja.
- Zbog svoje niske cijene Spartan-3 FPGA sklopovi pogodni su za mnoge specijalizirane elektroničke uređaje, uključujući uređaje za širokopojasni bežični pristup mrežama, zaslone, projektore, opremu za digitalnu televiziju i mnoge druge uređaje. Spratan-3 obitelj predstavlja idealnu zamjenu za ASIC sklopove.
- Za razliku od ASIC sklopova, FPGA izbjegava visoke početne troškove, veliko vrijeme razvoja i testiranja, te uvelike povećava fleksibilnost samog sklopa. Jednako tako FPGA programibilni sklopovi omogućavaju jednostavno nadograđivanje sklopa bez da se cijeli sklop ponovno mora raditi.

Spartan-3

- 90nm tehnologija
- visoke performanse
 - do 74.880 logičkih blokova 5.000.000 logičkih vrata
 - 326 Mhz period signala vremenskog vođenja
 - 3 naponske razine (1.2V, 2.5V i 3.3V)
- ulazno izlazni signali
 - do 784 ulazno izlaznih signala
 - 622 Mb/s podataka
 - sedamnaest standardiziranih IO signala
 - sedam diferencijalnih signala uključujući LVDS
 - zaključeni sa digitalno kontroliranom impedancijom
 - razina signala od 1.14V do 3.45V
 - podrška za DDR (eng. double data rate)


Spartan-3

- podržana logika
 - logički blokovi sa pomičnim registrima
 - različiti multipleksori
 - brza logika prijenosa (eng. Carry look ahead)
 - množila (18 x 18 bita)
 - JTAG (eng. Joint Test Action Group) logika sukladna sa IEEE normama
- Hijerarhijska memorija
 - Maksimalno 1872 Kb blok memorije
 - Maksimalno 520 Kb raspodijeljene memorije
- Digitalna kontrola signala vremenskog vođenja
 - 4 blokova za digitalnu kontrolu perioda signala vremenskog vođenja (eng. Digital Clock Manager DCM)
 - stabilizator perioda signala vremenskog vođenja
 - visoko precizni generator pomaka signala vremenskog vođenja
 - frekvencijski generator
- Osam globalnih linija za distribuciju signala vremenskog vođenja

- Arhitektura Spartan-3 FPGA sklopova sastoji se od 5 osnovnih programibilnih funkcijskih jedinica:
- *CLB* blokovi (eng. *Configurable Logic Blocks*) sadrže RAM zasnovane funkcijske tablice za izvedbu logičkih i memorijskih elemenata. CLB blokovi mogu biti programirani da izvode različite logičke funkcije ili da posluže za pohranu podataka.

- Ulazno izlazni blokovi (eng. Input/Output Blocks IOB)
 - kontroliraju protok podataka između ulazno izlaznih pinova i unutarnje logike. Svaki IOB podržava dvosmjerni protok podataka i stanje visoke impedancije. Dostupne su 24 različite naponske razine uključujući 6 diferencijalnih standarda. Digitalno kontrolirana impedancija omogućava automatsko terminiranje signala čime uvelike pojednostavnjuje izradu sklopa.

- Memorijski blokovi (eng. Block RAM) omogućuju pohranu podataka u 18 Kb memorijama.
- *Blokovi za množenje* imaju 18 bitne ulaze i računaju 36 bitni produkt.
- Blokovi za digitalnu kontrolu perioda signala vremenskog vođenja (eng. Digital Clock Manager DCM) sinkroniziraju signala vremenskog vođenja po cijelom sklopu, omogućavaju množenje, dijeljenje i fazni pomak perioda signala vremenskog vođenja.




- Navedenih pet elemenata organizirani su kao što je prikazano na prethodnoj slici. Prsten IOB okružuje pravilno polje CLB-ova. Ovisno o modelu Spartan-3 sklopovi mogu imati jedan stupac, dva stupca ili četiri stupca RAM memorije, svaki stupac sačinjen je od nekoliko 18Kb RAM blokova, svaki blok memorije povezan je sa blokom za množenje, a blokovi za digitalnu kontrolu perioda signala vremenskog vođenja nalaze se na kraju stupca bloka memorije.
- Povezivanje navedenih elemenata ostvareno je bogatom mrežom linija i prekidača koji povezuju svih pet elemenata, te šalju signale između njih. Svaki funkcijski element ima pridruženu prospojnu mrežu koja omogućuje višestruku povezanost.

Programiranje

- Svi konfiguracijski elementi su SRAM memorije. Ne pamte konfiguraciju bez napajanja.
- Programiranje Spartan-3 FPGA sklopova obavlja se učitavanjem konfiguracijskih podataka u statičku memoriju koja kontrolira sve funkcije elemenata i njihovu povezanost. Prilikom uključivanja FPGA sklopa konfiguracija pohranjena u PROM-u ili nekom drugom mediju pohranjuje se u FPGA sklop. Konfiguracija se može učitati u FPGA sklop na pet različitih načina: dva paralelna načina, dva serijska načina i preko JTAG priključaka.


Ulazno izlazni blokovi omogućuju dvosmjernu komunikaciju između ulazno izlaznih pinova i unutarnje logike FPGA sklopa. Slika prikazuje pojednostavljenu strukturu ulazno izlaznog bloka. Postoje tri glavne cjeline unutar ulazno izlaznog bloka. Ulazni grana, izlazni grana i grana visoke impedancije. Svaka od ovih grana ima svoj par memorijskih elemenata.



- Ulaznom granom podaci putuju od ulaznog pina kroz programibilne sklopove za kašnjenje do *I* linije. Nakon elementa za kašnjenje moguće je koristiti par memorijskih elemenata do linija *IQ1* i *IQ2*. Izlazi iz linija *IQ1* i *IQ2* vode do unutarnje logike FPGA sklopa.
- Izlazna grana počinje sa linijama *O1* i *O2* kojima se podaci iz unutrašnje logike FPGA sklopa kroz multipleksore i sklopove sa tri stanja šalju na izlazne pinove. Multipleksori omogućavaju i da se izlazni podaci šalju u memorijske elemente.
- Grana visoke impedancije upravlja sa sklopovima s tri stanja, pomoću kojih određuje kada je izlazni pin u stanju visoke impedancije. Linije *T1* i *T2* prenose podatke iz interne strukture FPGA sklopa kroz multipleksore na izlazne signale uz dodatnu mogućnost da se podatci šalju iz memorijskih elementa.
- Svi signali koji ulaze ili izlaze u ulazno izlazne blokove uključujući pridružene memorijske elemente posjeduju mogućnost invertiranja.

Elementi za pohranu

DDR (eng. Dual Dana Rate) prijenos podataka



PULL-UP PULL-DOWN otpornici

 Zaštita od statičkog elektriciteta (eng. Electro Static Discharge – ESD)

- Podržane naponske razine STANDARDI:
 - GTL
 - GTLP
 - HSTL_I, HSTL_III, HSTL_I_18, HSTL_II_18 i HSTL_III_18
 - LVCMOS12, LVCMOS15, LVCMOS18, LVCMOS25 i LVCMOS33
 - LVTTL
 - PCI33 3
 - SSTL18_I, SSTL2_I i SSTL2_II
- Određeni ulazno-izlaznih blokovi mogu se koristiti u paru tako da mogu raditi i u diferencijalnom načinu rada. Podržano je 6 diferencijalnih naponskih razina:
 - LDT_25 (ULVDS_25
 - LVDS_25
 - LVDSEXT 25
 - LVPECL_25
 - RSDS_25

Digitalno kontrolirana impedancija (eng. Digitally Controlled Impedance – DCI)

Digitalna kontrola impedancije	Shematski prikaz	Standard
Kontrolirana impedancija izlaznim upravljačem	IOB R ZO	LVDCI_15 LVDCI_18 LVDCI_25 LVDCI_33
Kontrolirana impedancija izlaza s pola impedancije	IOB R/2 Zo	LVDCI_DV2_15 LVDCI_DV2_18 LVDCI_DV2_25 LVDCI_DV2_33
Kontrola impedancije s jednim otporom	IOB VCCO	GTL_DCI GTLP_DCI HSTL_III_DCI HSTL_III_DCI_18
Kontrola impedancije s otporničkim dijelilom	IOB VCCO 2R ZO 2R	HSTL_I_DCI HSTL_I_DCI_18 HSTL_II_DCI_18 LVDS_25_DCI LVDSEXT_25_DCI
Kontrola impedancije s dijelilom otpornika i izlazom od 25 Ω	IOB VCCO 28B Zo 2R Zo	SSTL18_I_DCI SSTL2_I_DCI SSTL2_II_DCI

Digitalno kontrolirana impedancija (eng. Digitally Controlled Impedance – DCI) omogućuje dva načina terminiranja signala: paralelno terminiranje i serijsko terminiranje. Korištenje digitalno kontrolirane impedancije moguće je samo za određene standarde kako je prikazano u tablici. Jednako tako kako je vidljivo iz tablice postoji 5 načina na koje se ovisno o standardu može koristiti digitalna impedancija.

- Organizacija ulazno izlaznih blokova u grupe
 - Ulazno izlazni blokovi su raspodijeljeni unutar 8 grupa
 - Svaka strana sklopa ima dvije grupe.
 - Bez obzira na tip pakiranja svaka grupa ima svoju neovisnu liniju napajanja *Vref*.
 - Tako da je na primjer *Vref* grupe 3 fizički odvojen od *Vref* ostalih grupa i obrnuto.


• Svi uređaji unutar Spartan-3 obitelji određenog pakiranja su pin kompatibilni. Ukoliko nam tijekom razvoja ponestane interne logike unutar Spartan-3 uređaja jači model Spartana 3 istog pakiranja može poslužiti kao izravna zamjena. Spartan-3 sklopovi nisu pin kompatibilni s prijašnjim XILNX FPGA sklopovima.

					Slot	odnih u	lazno iz	zlaznih	pinova	a i broj	diferen	cijalnil	n pinov	7a				
Sklop XC3S	VQ100 VQG100		`		PQ208 PQG208		FT256 FTG256		FG320 FGG320		FG456 FGG456		FG676 FGG676		FG900 FGG900		FG1156 FGG1156	
	Br.	Dif.	Br.	Dif.	Br.	Dif.	Br.	Dif	Br.	Dif.	Br.	Dif.	Br.	Dif.	Br.	Dif.	Br.	Dif.
50	63	29	97	46	124	56												
200	63	29	97	46	141	62	173	76										
400			97	46	141	62	173	76	221	100	264	116						
1000							173	76	221	100	333	149	391	175				
1500									221	100	333	149	487	221				
2000													489	221	565	270		
4000															633	300	712	312
5000															633	300	784	344


Konfigurabilni logički sklopovi

- Konfigurabilni logički blokovi (eng. Configurable Logic Blocks CLB) predstavljaju glavni dio sklopa zadužen za izvedbu slijednih i kombinacijskih funkcija.
- Svaki CLB sastoji se od 4 međusobno povezana dijela kako je prikazano na slici koja slijedi.
- Dijelovi su grupirani u parove, a svaki par organiziran je u stupce sa nezavisnim lancem za prijenos (eng. Carry look ahead).
- Sva četiri dijela sadrže slijedeće elemente:
 - Dva generatora funkcijske logike
 - Dva memorijska elementa
 - Multipleksore
 - Prijenosni lanca sa dodatnom logičkim sklopovima

Konfigurabilni logički sklopovi



- Osim navedenih funkcija lijevi par podržava dvije dodatne funkcije:
 - Distribuirani RAM
 - Posmak podataka unutar 16 bitnog registra.



Generator funkcijske logike

- Generator funkcijske logike (eng. Look-Up Tables)
- Svaki od dva LUT-a unutar jednog dijela ima 4 logička ulaza i 1 izlaz. To nam omogućava izvođenje logičkih funkcija sa 4 varijable. Nadalje, korištenjem multipleksora LUT-ovi se mogu kombinirati unutar samog CLB ili kombinirati sa drugim CLB-ovima čime se mogu dobiti složene logičke funkcije.
- LUT-ovi u lijevom i desnom paru osim navedenih funkcija mogu poslužiti kao ROM memorije koje su inicijalizirane sa podacima tijekom konfiguracije uređaja. Lijevi par LUT ova ima mogućnost da se koristi kao distribuirani RAM. Jedan LUT može pohraniti 16 bitova, a višestrukim kombiniranjem većeg broja lijevo pozicioniranih LUT-ova može se dobiti više bitova. Ukoliko želimo koristiti memoriju sa dva ulaza moramo kombinirati dva lijeva LUT-a. Druga dodatna funkcija lijevih LUT-ova je njihovo korištenje kao 16 bitni posmični registar. Korištenjem na taj način moguće je ostvariti posmak od 1 do 16 bita. Korištenjem četiri LUT-a unutar jednog CLB moguće je ostvariti kašnjenje od 64 perioda signala vremenskog vođenja.

Memorijski RAM blokovi

- Spartan-3 sklopovi omogućavaju korištenje RAM memorijskih blokova koji su organizirani u blokove od 18 Kb.
- Memorijski blokovi mogu pohraniti relativno veću količinu podataka u odnosu na distribuirane memorije koje su prije spomenute.
- Memorijski blokovi organizirani su u stupce i u ovisnosti o sklopu mogu biti u jednom, dva ili četiri stupca.
- Zbog interne povezanosti između RAM blokova i množila maksimalna širina podataka ukoliko se koriste i blok memorije i množila je 18 bitova.

Memorijski RAM blokovi

Sklop	Broj memorijskih RAM blokova	Ukupni adresni prostor (bitova)	Broj stupaca
XC3S50	4	73.728	1
XC3S200	12	221.184	2
XC3S400	16	294.912	2
XC3S1000	24	442.368	2
XC3S1500	32	589.824	2
XC3S2000	40	737.280	2
XC3S4000	96	1.769.472	4
XC3S5000	104	1.916.928	4

Sklopovska množila


- Specijalna množila ugrađena unutar Spartan 3 sklopova, omogućuju množenje dva 18 bitna podatka i dobivanje 36-bitnog rezultata.
- Ulazni podaci u množilo su brojevi u dvojnom komplementu.
- Ukoliko su ulazni podatci s predznakom tada je podatak 18 bitni, a ako su ulazni podatci brojevi bez predznaka onda je podatak 17 bitni, a osamnaesti bit se ne koristi.
- Dijele sabirnicu zajedno s Blok memorijom

Digitalna kontrola vremenskog vođenja

- Logika za digitalnu kontrolu perioda signala (eng. Digital Clock Manager DCM) vremenskog vođenja unutar Spartan-3 sklopa omogućuje kontrolu frekvencije, pomak perioda signala vremenskog vođenja i stabiliziranje signala vremenskog vođenja. Da bi izveo te funkcije DCM koristi povratnu petlju s kašnjenjem (eng. Delay Locked Loop DLL), digitalnu kontrolu koja koristi digitalnu povratnu vezu da bi sačuvala karakteristiku signala vremenskog vođenja s visokim stupnjem preciznosti koji je neovisan o variranju temperature i napona.
- Svaki član Spartan-3 obitelji ima četiri DCM sklopa, osim najmanjeg XC3S50 koji ima dva. DCM blokovi locirani su na krajevima memorijskog bloka.
 DCM blokovi podržavaju tri osnovne funkcije:
 - stabilizacija signala vremenskog vođenja
 - generiranje različitih frekvencija (množenje i dijeljenje perioda signala vremenskog vođenja)
 - fazni pomak signala vremenskog vođenja

Mreža za distribuciju signala vremenskog vođenja


- Unutar Spratan-3 sklopova postoji osam neovisnih mreža za distribuciju signala vremenskog vođenja.
- Osnovna karakteristika mreže za distribuciju signala vremenskog vođenja je niski kapacitet mreže, stoga su idealne za prenošenje signala visokih frekvencija.
- Četiri signala su pozicionirana u sredini donjeg dijela sklopa, dok su druga četiri na sredini gornjeg dijela sklopa.
- Svaki od 8 signala moguće je dovesti do bilo kojeg CLB na sklopu.



Interkonekcija - poveznice

- Programibilna mreža signala koja povezuje ulaze i izlaze osnovnih elemenata FPGA sklopa: IOB, CLB, DCM, Block RAM
- Postoje četiri osnovne vrste poveznica:
 - Long lines
 - Hex lines
 - Double lines
 - Direct connection
- Prospojna mreža (eng. Switch Matrix)
 - Povezuje osnovne elemente FPGA sklopa i poveznice

Povezivanje



Long Lines:

• 24 signala, rasprostiru se horizontalno i vertikalno. Spajaju svaki šesti blok. Zbog malog kapaciteta idealne za prenošenje brzih signala.

Hex Lines:


 8 signala povezuje svaki treći blok horizontalno i vertikalno.
 Signalima može upravljati samo jedan blok na kraju signala.

Double Lines:

 8 signala. Povezuje svaki drugi blok vertikalno, horizontalno i diagonalno.

Direct Connection:

 Povezuje blok s susjednim blokovima u svim smjerovima.
 Povezuju blokove s Long, Hex i Double Lines.



Neobavezna Dodatna literatura:

- www.xilinx.com
- http://www.xilinx.com/support/documentation/spartan-3e.htm#19564
 - Spartan-3E Data Sheets
 - Spartan-3E User Guides
 - Spartan-3E Application Notes

Toliko za danas.

