

报告正文（2026 版）

参照以下提纲撰写，要求内容翔实、清晰，层次分明，标题突出。
申请书正文原则上不超过 30 页，鼓励简洁表达。请勿删除或改动下述提纲标题及括号中的文字。

（一）立项依据：

（为什么要开展此项研究，研究的科学技术价值如何）

1. 人工智能计算架构面临的挑战

近年来，人工智能技术快速发展，深度神经网络在计算机视觉、自然语言处理和智能控制等领域取得了显著进展^[1-3]。随着人工智能应用场景的不断拓展，智能系统对计算能力、能效和实时性的要求不断提高。一方面，大规模模型训练与推理对计算资源和**能耗**提出了巨大挑战^[4]，其计算需求的增长速度已明显超过传统摩尔定律所描述的硬件性能提升速度(图 1)；另一方面，在自动驾驶、机器人控制和智能感知等应用场景中，人工智能系统往往需要在毫秒级时间尺度内完成信息处理与决策，对计算架构的响应**时延**提出了严格要求^[5]。因此，如何在**保证计算性能的同时实现高能效和低时延**，已成为人工智能计算架构发展的**关键问题**^[6]。




图 1. 近 40 年人工智能系统算力需求发展趋势

当前主流人工智能计算系统所采用的处理器 (如 CPU、GPU、NPU) 仍依赖于 CMOS 技术的数字计算架构, 其核心计算模式仍遵循冯·诺依曼架构, 即计算单元与存储单元分离, 数据需要在处理器与存储器之间频繁搬运, 从而形成所谓的“冯·诺依曼瓶颈”(图 2)。在神经网络的计算过程中, 海量模型参数需要被频繁访问与搬运, 由数据搬运带来的**能耗与时延**开销日益突出, 成为制约人工智能系统能效提升和实时应用落地的重要瓶颈^[7, 8]。因此, 探索能够减少数据搬运开销并同时提升计算能效与响应速度的新型计算架构, 已成为当前人工智能计算领域的重要研究方向^[9]。




图 2. 存算分离架构与存算一体架构对比

2. 模拟存内计算的发展与局限

为应对冯·诺依曼瓶颈, 近年来研究者提出了多种新型人工智能计算架构, 其中以存算一体计算 (Compute-in-Memory, CIM) 为代表的技术路线受到广泛关注。该类架构通过在存储阵列内部或附近执行计算操作, 从而减少处理器与存储器之间频繁的数据搬运, 在一定程度上缓解了由数据搬运带来的能耗与时延问题 (图 2)。在众多 CIM 技术路线中, 模拟存内计算 (Analog In-Memory Computing, AIMC) 因能够利用电路物理规律直接执行计算而受到广泛关注。典型 AIMC 系统利用交叉阵列结构存储神经网络权重, 并通过欧姆定律和基尔霍夫电流定律在阵列中直接实现向量-矩阵乘法运算 (图 3)。这种利用电路物理规律直接执行神经网络计算的方式能够以极高的并行度完成线性运算, 从而显著降低数据搬运开销并提升计算能效, 因此成为当前人工智能硬件研究的重要方向之一^[10, 11]。

尽管 AIMC 在加速神经网络线性运算方面展现出明显优势, 但现有 AIMC 架构仍存在关键瓶颈。当前大多数 AIMC 系统主要用于实现神经网络中的线性运算, 而非线性运算通常仍依赖外围数字电路或数字处理单元实现, 形成“阵列




图 3. 模拟交叉阵列实现向量-矩阵乘法

内线性运算、阵列外非线性运算”的计算模式。在这种模式下，系统需要频繁进行模数/数模转换 (ADC/DAC)，从而引入额外的功耗与时延开销，限制了模拟计算架构在能效、实时性以及系统集成度方面的潜力^[8]。因此，如何在硬件层面更加直接地实现神经网络中的非线性运算，逐渐成为模拟人工智能计算架构研究中的一个重要问题^[12-14]。

3. 非线性器件驱动的神经计算新思路

在传统电子系统设计中，非线性通常被视为需要抑制的非理想因素^[15, 16]。为了构建稳定可控的电路系统，工程实践往往通过反馈、电路结构设计以及工作点控制等方式，使器件工作在线性区间，从而实现近似线性的系统行为。然而，从器件物理角度来看，非线性实际上是大多数电子器件的固有特性。例如二极管、晶体管以及各类新型存储器件，其电流-电压关系普遍呈现出显著的非线性特征。

如果能够从新的角度重新审视器件非线性特性，则可以发现其在神经网络计算中的潜在价值。神经网络计算本质上依赖线性变换与非线性变换的交替作用来实现复杂函数表达能力。电子器件的非线性物理特性本身即可视为一种天然的非线性映射函数。若能够利用这些物理特性直接实现神经网络中的非线性变换，将器件物理非线性直接作为神经网络函数基，则有望在统一的模拟计算体系中完成神经网络中的基本计算操作，从而减少不同计算模块之间的信号转换与数据搬运开销，并进一步提升系统能效和响应速度。

基于这一思路，本项目提出一种新的人工智能计算范式：将电子器件固有的非线性物理特性转化为神经网络计算中的基本计算资源，并与阵列结构中的线性运算相结合，从而形成一种全模拟神经网络计算框架。本项目尝试将现有模拟存内计算架构从“阵列内线性运算、阵列外非线性运算”的实现模式，拓展为“器

件物理驱动的全模拟神经网络计算”。

然而，在利用器件非线性实现神经计算的过程中仍然面临一系列关键科学问题。例如，器件非线性特性如何与神经网络计算模型有效匹配，器件随机性和噪声对模拟神经计算精度的影响如何传播，以及如何在器件非理想条件下实现可规模化的神经网络计算架构等。这些问题的解决对于发展基于非线性器件的全模拟神经网络计算体系具有重要意义。

4. 国内外研究现状及发展动态分析

4.1 模拟存内计算的发展与挑战

神经存内计算（Analog In-Memory Computing, AIMC）是模拟大脑神经网络结构与工作方式的一种计算范式，其旨在通过硬件上实现类似神经元和突触的并行计算来提高能效^[17]。传统冯·诺依曼架构在处理人工智能任务时受到内存带宽限制，而 AIMC 尝试通过在存储器中直接执行计算来缓解这一瓶颈^[18]。在众多实现方案中，忆阻器因其可同时充当存储单元和计算单元，被认为是神经形态硬件的关键组件。忆阻器是一种两端非易失性器件，其电导值可根据历史电流/电压“记忆”并持续保持，从而很好地模拟突触权重的可塑性。通过将忆阻器组成交叉阵列（crossbar array），可以利用欧姆定律和基尔霍夫电流定律实现电压与电导的乘积和电流汇加，实现大规模并行的向量-矩阵乘法运算。这种“存算一体”特性使忆阻器型神经形态芯片有望大幅提升 AI 计算的能效比。

值得注意的是，“忆阻器”泛指这类具有电阻可调记忆特性的器件，包括多种新型存储技术，例如相变存储器（PCM）和阻变存储器（RRAM）等^[19]。PCM 通过材料相态变化调整电阻值，具备多状态存储能力；RRAM 通过离子迁移形成或断开导电细丝改变电阻。同属忆阻器范畴的 PCM 和 RRAM 近年在存内计算中也获得广泛关注。例如，IBM 研究人员集成了 1.4 百万个 PCM 单元构建类突触阵列，并与 1.6 千个 CMOS 神经元结合，实现了一款可在片上训练的脉冲神经网络原型^[20]。同时，基于 RRAM 的存内计算芯片（如 NeuRRAM）已经在手写识别和图像分类等任务上达到接近软件 4 比特量化模型的准确度（MNIST 手写体 99.0%，CIFAR-10 图像 85.7%）^[21]。表 1 归纳了代表性的工作。

尽管忆阻器存内硬件取得了显著进展，但整体而言当前研究仍以小规模实验为主，离实现大规模通用人工智能计算还有相当距离。从表 1 可以看出，迄今硬件实现的神经网络层数和参数规模相对有限：多数工作在 MNIST、CIFAR-10

表 1. 基于忆阻器的不同神经网络类型和学习算法的准确率比较

神经网络类型	学习算法	数据集	规模	训练方式	准确率 (仿真)	准确率 (实验)	文献
单层感知机	反向传播 (缩放共轭梯度)	MNIST ($n \times n$ px)	1 层 ($n^2 \times 10$)	离线训练	~ 91%	-	[22]
	曼哈顿更新规则	自定义模式	1 层 (10×3)	在线训练	ND	-	[23]
		Yale-Face	1 层 (320×3)	在线训练	~ 91.7%	-	[24]
多层感知机	反向传播 (随机梯度下降)	MNIST (8×8 px)	2 层 ($64 \times 54 \times 10$)	在线训练	~ 91.7%	~ 91.7%	[25]
	反向传播 (缩放共轭梯度)	MNIST ($n \times n$ px)	k 层 ($n^2 \times m \times \dots \times k \times 10$)	离线训练	~ 96%	-	[22]
	反向传播	MNIST (14×14 px)	2 层 ($196 \times 20 \times 10$)	离线训练	~ 92%	~ 82.3%	[26]
		MNIST (22×24 px)	2 层 ($528 \times 250 \times \dots \times 125 \times 10$)	在线训练	~ 83%	~ 81%	[27]
		MNIST (28×28 px)	2 层 ($784 \times 100 \times \dots \times 10$)	离线训练	~ 97%	-	[28]
	符号-反向传播	MNIST (28×28 px)	2 层 ($784 \times 300 \times \dots \times 10$)	在线训练	~ 94.5%	-	[29]
卷积神经网络	反向传播	MNIST (28×28 px)	2 层 (第 1 层卷积, 第 2 层全连接)	在线训练	~ 94%	-	[30]
脉冲神经网络	脉冲时序依赖可塑性 (无监督)	MNIST (28×28 px)	2 层 ($784 \times 300 \times \dots \times 10$)	在线训练	~ 93.5%	-	[31]

这类简单数据集上验证，小型网络（权重数 10^2 – 10^4 量级）已接近软件性能；但面对更大更复杂的深度学习模型（权重 10^7 以上，数据集如 ImageNet 等），模拟硬件的精度保持和扩展性仍是未知数。

当前模型存内计算的主要挑战包括：

（1）器件波动与噪声

忆阻器器件固有的随机波动、漂移和离散性会随着阵列规模扩大而累积，对计算精度造成威胁。例如，RRAM 单元的随机电导涨落、PCM 单元的逐渐漂移都会引起权重值偏离预期，进而降低推理准确率。目前的小规模实验中，研究者往往通过校准、补偿等方式缓解这些影响，但在大规模阵列中保持所有单元的一致性极具挑战。为此，一些研究采用了低比特/二值化网络来降低模拟值精度要求 [32, 33]，或者在训练过程中注入器件噪声模型使得所得权重对硬件非理想更具鲁棒性 [34]。Li 等人的工作表明，网络规模和拓扑本身对缺陷有一定容忍度——即使多达 50% 的忆阻器失效，网络仍可在在线训练下保持超过 60% 的分类准确率 [25]。这提示大规模网络或可通过冗余和自适应来部分对冲器件随机缺陷，但有待进一步系统性的理论与实验验证。

（2）模拟精度与外围电路

模拟计算虽然高并行低功耗，但精度受限于器件和类比电路性能。例如，读取转换电路（如 ADC）的量化误差和噪声会影响结果准确性，而且高精度 ADC 功耗和面积开销大，限制了每列阵列可实现的输出精度和规模。一些设计通过时间编码等方案以较低成本实现高有效分辨率，但这增加了计算时延和设计复杂度。另外，忆阻器阵列存在“偷漏电流”（sneak path）问题需要额外的器件隔离（如 1T1R 结构）或读写策略解决，这也增加了阵列的面积和控制复杂度。因此，在扩大网络规模时，如何在模拟计算的并行优势与所需的读写精度之间取得平衡，是一大挑战。

(3) 训练算法与体系结构

对于大规模深度网络，在模拟硬件上训练尤为困难。反向传播需要精确的梯度累加和权重更新，对忆阻器的可逆性和线性要求很高^[25]。目前大多数硬件演示仅支持推理，少数支持在线训练的也局限于小网络和特殊训练规则^[35]。展望未来，需要发展专门适配硬件特性的训练算法，例如容忍模拟误差的训练方法、结合数字电路实现混合训练的框架，以及利用阵列内部随机性实现高效正则化的策略等。此外，网络结构也可能需要调整，如采用更稀疏的连接、更简单激活函数，甚至探索新的计算编码（脉冲时序编码等）来适配硬件特点。这些都属于神经形态系统在算法和体系结构层面的前沿研究方向。

鉴于上述挑战，当前的发展趋势是采取全栈协同设计（co-design）的方式来推进大规模存内计算。这包括从材料改进（如引入新的阻变材料和结构以提高开关线性和稳定性）到电路创新（如基于振荡器、时间数字转换的模拟读出方案），再到算法优化（如量化感知训练、容错学习算法）的一体化考虑。例如，NeuRRAM 芯片通过在器件、电路和训练算法各层面共同优化，成功实现了多任务下的软件可比精度。IBM 等也提出在训练时将器件非理想因素引入仿真，以获得对硬件更鲁棒的权重。另一趋势是探索三维集成和大规模并行架构，如 Lin 等人构建了三层堆叠的忆阻器阵列以提高网络规模密度。总之，未来的存内计算硬件很可能通过“垂直整合”材料器件、电路架构和算法，实现大规模、高容错的类脑计算系统。

本项目正是基于上述背景，面向大规模存内计算展开理论和实验研究。我们将重点关注器件误差容忍度与网络规模之间的关系，即在大规模阵列下随机器件变差如何影响网络性能，以及通过增加网络冗余或调整训练策略能否弥补精度损失。通过建立相应的理论模型和原型验证，我们希望揭示大型忆阻器神经网络对器件不理想性的敏感度规律，为今后设计容错的大规模存内计算芯片提供指导。

4.2 人工神经网络的规模化定律与容错性

规模化定律（Scaling Laws）指的是神经网络性能随着模型规模、数据规模和计算量增长而遵循的经验性规律。OpenAI 在 2020 年发现语言模型的损失函数值随模型参数数量、数据集大小和训练计算量按幂律下降（图 4）^[36]。具体而言，在模型参数数量、训练数据集规模和计算量各自扩大时，模型性能呈现稳定的幂律改进，跨度覆盖七个数量级以上的数据规模。同时，他们惊讶地发现网络

的结构细节（如深度与宽度比例等）在相当宽的范围内对性能影响很小，模型规模本身才是主导因素。这意味着在合理的架构前提下，增加参数数目或数据量比调整网络形状更能提升性能。研究还揭示了一些重要规律，例如更大的模型具有更高的样本效率，能用更少的训练步骤达到同等性能。在给定计算预算下，最优策略往往是训练一个非常大的模型但在尚未完全收敛前就停止。这与传统“小模型训练至收敛”的做法形成对比，表明“规模优先”的训练在计算利用上更高效。总的来说，大规模模型遵循平滑的经验曲线，尚未出现明显的性能饱和拐点，这预示着通过扩大模型和数据规模可持续改进模型性能。最近，DeepSeek团队开发的大语言模型 DeepSeek v3^[37] 和 DeepSeek R1^[38] 受到广泛关注。该团队一直以规模化定律作为模型的设计指导^[39]，目前其开发的大语言模型的性能达到先进水平，训练成本却远低于同类模型水平。




图 4. 大语言模型的规模化定律^[36]

容错性是指神经网络在面对部分节点失效、参数扰动或噪声时仍能保持性能的能力。神经网络由于高度冗余和分布式表示，天然具有一定容错性：即使部分权重出错或神经元宕机，整体功能通常只受到轻微影响，以性能缓慢下降的方式呈现。模型越大，参数冗余度越高，单个参数对输出的影响越小，因此大规模神经网络往往比小模型更健壮。例如，有研究将随机硬件故障引入网络，发现过参数化程度高的模型可以更平稳地降级性能^[40]。这意味着增加网络规模在一定程度上提升了对随机故障的鲁棒性。此外，常用的正则化技术（如 Dropout 随机失活）也能提高容错性，它们的效果在大模型中更显著。值得注意的是，在神经形态硬件上，器件工艺带来的随机噪声和漂移更为明显，因而神经网络固有的容错性更是这类硬件能否可靠工作的关键。总体而言，规模化有助于容错：更大的模型参数空间提供了冗余，使模型对部分参数错误不敏感。不过，这并不意味着无限扩大规模即可完全无视错误。对于任务敏感的 AI 系统，仍需要专门的方法（如冗余编码、故障检测机制）来确保在极端条件下的可靠性^[41]。

本项目受人工神经网络的规模化定律及容错性的启发，研究大规模神经计算的容错性上。由于模拟电路无法像数字电路一样可以表示任意的精度，且易受噪声因素的影响，影响模拟神经形态计算的性能。但是，规模化的神经网络具备容错性，可以一定程度抵消误差带来的影响。我们将探究大规模神经网络对器件随机性的容忍度规律，即在网络规模扩大时，网络性能如何随器件非理想性的变化而变化。我们将通过理论分析和仿真实验，揭示大规模神经网络的容错性与规模之间的关系，为设计高可靠性的神经形态计算硬件提供理论指导。

4.3 模拟神经计算中的非线性设计

在神经网络中，非线性激活函数是赋予模型表达能力的核心组件。对于神经计算而言，实现这些非线性通常需要特殊设计。不同于数字电路可以直接计算任意函数的数值形式，模拟电路主要依赖器件的物理特性或电路拓扑结构来生成所需的非线性响应。

在模拟脉冲神经网络中，常用积分-激活（Integrate-and-Fire）神经元：电容积分输入电流，当电压超阈值时通过比较器触发一个尖峰脉冲。对于非脉冲型的模拟神经网络，实现连续激活函数（如 sigmoid、ReLU、tanh）通常需要专门的电路单元。常见的方法包括：使用运算放大器和二极管/晶体管构造分段线性逼近，或利用晶体管对数关系构造近似 sigmoid 函数。例如，简单的 ReLU 可由一个二极管或晶体管实现——当输入电压为负时二极管截止输出为 0，正向时线性导通相当于恒等映射^[42]。Sigmoid 和 tanh 则更复杂，一种办法是使用差分对跨导放大电路（双晶体管差分对在偏置下产生 S 型输出曲线），已有研究提出高精度的模拟 sigmoid 电路，能精确匹配数学公式^[43]。此外，模拟电路还可以利用元件的固有非线性：比如 MOSFET 在亚阈值区的指数 I-V 关系，或 BJT 的指数转移特性，都可用于生成指数/对数响应，再经级联得到 S 形曲线。一些研究甚至尝试材料层面的非线性，例如利用忆阻器的非线性电导特性直接充当激活函数。Li 等人提出利用忆阻器天然的非线性开关曲线实现可配置的激活函数，不需要复杂的晶体管电路就能得到所需的输出范围，这种方法表明新型电子器件本身的物理特性可以简化激活函数的实现^[44]。

本项目立足于模拟神经计算，利用非线性器件设计非线性模拟电路以实现神经网络的非线性激活函数。我们结合 KAN 网络^[45]的拓扑结构的特点（图 5），设计了一种新型的非线性激活函数电路，以实现神经网络的非线性响应。我们将

通过理论分析和电路仿真，验证该电路的性能和可行性，为模拟神经计算的非线性设计提供新的思路和方法。




图 5. KAN 网络的拓扑结构及激活函数的实现^[45]

参考文献

- [1] Bommasani R, Hudson D A, Adeli E, et al. *On the opportunities and risks of foundation models*. 2021.
- [2] 李颂元, 朱祥维, 李玺. 基座模型技术背景下的具身智能体综述. 浙江大学学报 (工学版), 2025, 59(2): 213-226.
- [3] Xu Y, Zhu X, Li, Songyuan. Fontify: One-shot font generation via in-context learning. Knowledge-Based Systems, 2026: 115354.
- [4] Mehonic A, Kenyon A J. Brain-inspired computing needs a master plan. Nature, 2022, 604(7905): 255-260.
- [5] Feng J, Li, Songyuan, Li X, et al. Taplab: A fast framework for semantic video segmentation tapping into compressed-domain knowledge. IEEE transactions on pattern analysis and machine intelligence, 2022, 44(3): 1591-1603.
- [6] 蒋力, 刘方鑫. 存内计算: 大模型时代的算力破局之道. 计算, 2025, 1(6): 37-47.
- [7] Li G, Deng L, Tang H, et al. Brain-inspired computing: A systematic survey and future trends. Proceedings of the IEEE, 2024, 112(6): 544-584.
- [8] Bhat N, Goswami S, et al. Neuromorphic pathways for transforming ai hardware. Nature Electronics, 2025, 8(9): 752-756.
- [9] 金海. 存算一体: 打破数据搬运困局, 开启存内计算新纪元. 计算, 2025, 1(6): 6-7.
- [10] Yang J, Mao R, Jiang M, et al. Efficient nonlinear function approximation in analog resistive crossbars for recurrent neural networks. Nature Communications, 2025, 16(1): 1136.
- [11] Mehonic A, Ielmini D, Roy K, et al. Roadmap to neuromorphic computing with emerging technologies. APL Materials, 2024, 12(10).

- [12] Kiani F, Yin J, Wang Z, et al. A fully hardware-based memristive multilayer neural network. *Science advances*, 2021, 7(48): eabj4801.
- [13] **Li, Songyuan and Wang, Teng**, Tang J, Liu R, et al. *Fully analogue in-memory neural computing via quantum tunneling effect*. 2025.
- [14] Escudero M, Zolfagharinejad M, Belt S v d, et al. *Physical analog kolmogorov-arnold networks based on reconfigurable nonlinear-processing units*. 2026.
- [15] Rasch M J, Carta F, Fagbohunge O, et al. Fast and robust analog in-memory deep neural network training. *Nature Communications*, 2024, 15(1): 7133.
- [16] Jiang M, Xu Y, Li Z, et al. Current opinions on memristor-accelerated machine learning hardware. *Current Opinion in Solid State & Materials Science*, 2024.
- [17] Aguirre F, Sebastian A, Le Gallo M, et al. Hardware implementation of memristor-based artificial neural networks. *Nature communications*, 2024, 15(1): 1974.
- [18] Li C, Hu M, Li Y, et al. Analogue signal and image processing with large memristor crossbars. *Nature electronics*, 2018, 1(1): 52-59.
- [19] 周恒, 刘锦鹏, 冯丹, 等. 基于忆阻器的存算一体加速器综述. *计算*, 2025, 1(6): 18-27.
- [20] Ishii M, Kim S, Lewis S, et al. On-chip trainable 1.4 m 6t2r pcm synaptic array with 1.6 k stochastic lif neurons for spiking rbm//*2019 IEEE International Electron Devices Meeting (IEDM)*. IEEE, 2019: 14-2.
- [21] Wan W, Kubendran R, Schaefer C, et al. A compute-in-memory chip based on resistive random-access memory. *Nature*, 2022, 608(7923): 504-512.
- [22] Aguirre F L, Pazos S M, Palumbo F, et al. Application of the quasi-static memdiode model in cross-point arrays for large dataset pattern recognition. *IEEE Access*, 2020, 8: 202174-202193.
- [23] Prezioso M, Merrih-Bayat F, Hoskins B D, et al. Training and operation of an integrated neuromorphic network based on metal-oxide memristors. *Nature*, 2015, 521(7550): 61-64.
- [24] Yao P, Wu H, Gao B, et al. Face classification using electronic synapses. *Nature Communications*, 2017, 8(1): 15199.
- [25] Li C, Belkin D, Li Y, et al. Efficient and self-adaptive in-situ learning in multilayer memristor neural networks. *Nature communications*, 2018, 9(1): 2385.
- [26] Milo V, Spiga S, Calarco R, et al. Multilevel hfo2-based rram devices for low-power neuromorphic networks. *APL Materials*, 2019, 7(8): 081120.
- [27] Burr G W, Shelby R M, Sidler S, et al. Experimental demonstration and tolerancing of a large-scale neural network (165 000 synapses) using phase-change memory as the synaptic weight element. *IEEE Transactions on Electron Devices*, 2015, 62(11): 3498-3507.
- [28] Mehonic A, Joksas D, Ng W H, et al. Simulation of inference accuracy using realistic rram devices. *Frontiers in Neuroscience*, 2019, 13: 593.
- [29] Zhang Q, Li P, Gao B, et al. Sign backpropagation: An on-chip learning algorithm for analog rram neuromorphic computing systems. *Neural Networks*, 2018, 108: 217-223.

- [30] Dong Z, Chen P, Wang Z, et al. Convolutional neural networks based on rram devices for image recognition and online learning tasks. *IEEE Transactions on Electron Devices*, 2019, 66(2): 793-801.
- [31] Querlioz D, Bichler O, Dollfus P, et al. Immunity to device variations in a spiking neural network with memristive nanodevices. *IEEE Transactions on Nanotechnology*, 2013, 12(3): 288-295.
- [32] Ma X, Yuan G, Lin S, et al. Tiny but accurate: A pruned, quantized and optimized memristor crossbar framework for ultra efficient dnn implementation//*2020 25th Asia and South Pacific design automation conference (ASP-DAC)*. IEEE, 2020: 301-306.
- [33] Yuan G, Ma X, Ding C, et al. An ultra-efficient memristor-based dnn framework with structured weight pruning and quantization using admm//*2019 IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED)*. IEEE, 2019: 1-6.
- [34] Lin M Y, Cheng H Y, Lin W T, et al. Dl-rsim: A simulation framework to enable reliable rram-based accelerators for deep learning//*2018 IEEE/ACM International Conference on Computer-Aided Design (ICCAD)*. IEEE, 2018: 1-8.
- [35] Lin H, Ou J, Fan Z, et al. In situ training of an in-sensor artificial neural network based on ferroelectric photosensors. *Nature Communications*, 2025, 16(1): 421.
- [36] Kaplan J, McCandlish S, Henighan T, et al. *Scaling laws for neural language models*. 2020.
- [37] Liu A, Feng B, Xue B, et al. *Deepseek-v3 technical report*. 2024.
- [38] Guo D, Yang D, Zhang H, et al. *Deepseek-r1: Incentivizing reasoning capability in llms via reinforcement learning*. 2025.
- [39] Bi X, Chen D, Chen G, et al. *Deepseek llm: Scaling open-source language models with longtermism*. 2024.
- [40] Duddu V, Rao D V, Balas V. Towards enhancing fault tolerance in neural networks//*MobiQuitous 2020-17th EAI International Conference on Mobile and Ubiquitous Systems: Computing, Networking and Services*. 2020: 59-68.
- [41] Demirkiran C, Nair L, Bunandar D, et al. A blueprint for precise and fault-tolerant analog neural networks. *Nature Communications*, 2024, 15(1): 5098.
- [42] Wang S, Al-Tamimi K M, Hammad I, et al. Towards current-mode analog implementation of deep neural network functions//*2022 20th IEEE Interregional NEWCAS Conference (NEWCAS)*. IEEE, 2022: 322-326.
- [43] Xu S, Li X, Xie C, et al. A high-precision implementation of the sigmoid activation function for computing-in-memory architecture. *Micromachines*, 2021, 12(10): 1183.
- [44] Li K, Sun Y, Wang W, et al. Configurable activation function realized by non-linear memristor for neural network. *AIP Advances*, 2020, 10(8).
- [45] Liu Z, Wang Y, Vaidya S, et al. KAN: Kolmogorov-arnold networks//*International Conference on Learning Representations (ICLR)*. 2025.

5. 本项目研究思路与关键科学问题

针对现有模拟存内计算架构主要用于实现神经网络线性运算、而非线性运算

仍依赖外围电路的问题，本项目从器件物理与神经网络计算模型的结合出发，探索**基于非线性器件的全模拟神经网络计算方法**。其核心思想是利用电子器件固有的非线性物理特性直接实现神经网络中的非线性变换，并与阵列结构中的线性运算相结合，从而在统一的模拟计算体系中完成神经网络的基本计算过程。

具体而言，神经网络计算通常可以视作线性运算与非线性运算这两个基本步骤的若干次交替执行。在线性运算方面，可利用模拟存内计算架构中的阵列电路高效实现向量-矩阵乘法运算；在非线性运算方面，则探索利用具有显著非线性特性的电子器件构建神经网络中的激活函数单元。通过将阵列线性运算与器件非线性运算相结合，有望形成一种新的全模拟神经网络计算框架，从而减少不同计算模块之间的信号转换和数据搬运开销，并进一步提升人工智能计算系统的能效和响应速度。

在此基础上，本项目将围绕可规模化模拟神经网络计算展开系统研究，包括非线性器件计算模型构建、模拟神经网络计算架构设计以及系统容错与规模扩展机制等关键问题。通过建立器件物理特性与神经网络计算模型之间的联系，探索适用于模拟计算系统的神经网络表示与训练方法，并构建实验验证平台，对所提出方法进行验证。

围绕上述研究思路，本项目拟重点解决以下几个关键科学问题：

(1) 非线性器件驱动的神经网络计算表示理论

传统神经网络通常通过数字计算实现非线性激活函数，而在模拟计算系统中，这类函数往往需要额外的模拟电路或数字处理单元实现，从而限制系统能效。因此，一个关键科学问题是：**如何利用电子器件固有的非线性物理特性构建神经网络计算模型？**

本项目将研究非线性器件的电学特性与神经网络函数表示之间的关系，探索利用器件物理非线性构建神经网络计算基函数的方法，并**建立器件物理特性与神经网络计算表示之间的理论映射关系**。该问题的解决将为发展基于器件物理特性的模拟神经网络计算模型提供理论基础。

(2) 非理想模拟计算条件下神经网络计算的稳定性与容错机制

模拟计算系统不可避免地受到器件随机性、噪声以及制造偏差等因素影响，这些非理想因素会对神经网络计算精度和系统稳定性产生重要影响。因此，一个关键科学问题是：**在存在器件非理想因素的情况下，神经网络计算系统如何保持**

稳定与可靠？

本项目将研究器件随机误差、噪声以及参数漂移对模拟神经网络计算精度的影响机制，分析神经网络规模、参数冗余以及网络结构对系统鲁棒性的作用，建立模拟神经网络计算精度与器件非理想因素之间的关系模型，从而揭示**模拟神经网络计算的容错机理**。

(3) 可规模化全模拟神经网络计算架构设计方法

在解决计算模型与系统稳定性问题的基础上，如何构建能够支持大规模神经网络计算的模拟计算架构，是推动该类计算系统走向实际应用的重要问题。因此，一个关键科学问题是：**如何设计具有良好扩展能力和计算效率的全模拟神经网络计算架构？**

本项目将研究适用于模拟计算系统的网络结构设计方法，并探索基于模拟交叉阵列的模块化计算架构，通过多模块协同计算实现神经网络规模扩展。通过软硬件协同优化，提高系统的计算效率、能效以及可扩展性。

通过上述研究，本项目旨在建立一种**基于非线性器件的可规模化全模拟神经网络计算理论与方法体系**，为发展高能效、低时延的新型人工智能计算架构提供新的技术路径。

(二) 研究内容：

(提纲不做限制，请按照研究工作的自身逻辑撰写。应提炼出特色与创新点、年度研究计划)

1. 研究内容

本项目围绕“基于非线性器件的可规模化全模拟神经网络计算理论与方法”开展研究。针对前述三个关键科学问题，本项目将从器件—计算模型—系统架构三个层面开展研究，主要研究如图 6 所示。

1.1 非线性器件驱动的神经网络计算模型

在传统神经网络硬件实现中，线性运算通常可以通过存内计算阵列高效实现，而非线性激活函数往往需要额外的数字计算单元完成，从而增加系统复杂度并降低能效。因此，**如何利用电子器件固有的非线性特性直接实现神经网络中的非线性运算**，是构建全模拟神经网络计算系统的基础问题。

本研究将系统分析典型非线性器件的电流-电压特性，并研究其作为神经网络非线性映射函数的可行性。在此基础上，探索利用器件非线性构建神经网络




图 6. 基于非线性器件的可规模化全模拟神经网络计算理论与方法研究内容

计算基函数的方法，并建立器件物理特性与神经网络函数表示之间的对应关系。进一步结合神经网络表示理论，研究基于非线性器件的神经网络计算模型，使神经网络中的非线性运算能够直接由器件物理特性实现，从而减少数字电路参与，提高系统能效。

1.2 非理想器件条件下模拟神经网络计算稳定性机制

模拟计算系统不可避免地受到器件随机性、噪声以及制造偏差等因素影响，这些非理想因素会对神经网络计算精度和系统稳定性产生重要影响。因此，系统研究模拟神经网络在非理想器件条件下的稳定性机制，是实现可靠模拟神经计算的重要问题。

本研究将建立包含器件随机误差和模拟噪声的神经网络计算模型，分析器件非理想因素对网络输出精度的影响规律。进一步研究网络规模、参数冗余以及网络结构对系统鲁棒性的作用，探索模拟神经网络在不同规模条件下的容错能力。通过理论分析与仿真验证相结合的方法，建立模拟神经网络计算精度与器件误差之间的关系模型，为设计稳定可靠的模拟神经计算系统提供理论依据。

1.3 可规模化全模拟神经网络计算架构

在解决计算模型与系统稳定性问题的基础上，进一步构建可规模化的全模拟神经网络计算架构，是推动该类计算系统走向实际应用的重要步骤。

本研究将结合模拟交叉阵列结构，设计能够同时实现线性运算与非线性运算

的模拟神经计算单元。在系统层面，研究适用于模拟计算系统的网络结构设计方法，并探索模块化扩展机制，以支持大规模神经网络计算。通过软硬件协同优化，提高系统在计算性能、能效以及稳定性方面的整体表现。最终，通过构建原型系统并在典型人工智能推理任务中进行验证，评估所提出计算架构的性能与可扩展性。

2. 拟采取的研究方案

针对上述研究内容，本项目将从计算模型构建、稳定性分析以及系统实现三个方面开展研究，通过理论分析、数值仿真与原型系统实验相结合的方法，逐步建立基于非线性器件的可规模化全模拟神经网络计算体系。

2.1 非线性器件驱动的神经网络计算模型

首先，对典型非线性器件的电流-电压特性进行实验测量与建模，建立器件电学行为的数学模型，并分析其不同工作区间的非线性响应特征。

隧道二极管是一种具有隧道效应的半导体器件，由高掺杂的 P-N 结构成。其特殊的能带结构使得电子可以通过量子隧道效应在 P-N 结中传输，而不需要克服传统的势垒。其伏安特性呈现出明显的非线性特征，如图 7 所示。




图 7. 冷金属隧道二极管的 $I-V$ 特性

在 KAN 网络结构中，激活函数通常由一组基函数（basis functions）的线性组合构成。隧道二极管的非线性 I-V 特性使其天然适合作为 KAN 网络的基函数，具有以下优势：(1) 物理可实现的非线性基函数：KAN 网络的理论框架要求选择一组适合特定任务的基函数，而隧道二极管的非线性响应特性使其可以直接充当某些非线性基函数，而无需额外的模拟电路。(2) 低功耗计算：隧道二极管的非线性特性使其能够直接参与模拟计算，减少对高功耗精密模拟运算的依赖，提高神经形态计算的能效比。(3) 易于电路集成：隧道二极管是一种成熟的半导体器件，可与忆阻器、相变存储器（PCM）等存算一体计算架构结合，优化 KAN 网络在模拟计算中的性能。

拟研究隧道二极管的非线性特性，并将其作为 KAN 网络激活函数的基函数，

以提高神经网络的计算效率和表达能力。设计基于隧道二极管的模拟激活函数电路，并通过实验测量其计算精度、响应速度和能耗。结合神经结构搜索（NAS），优化神经网络架构，使其适应隧道二极管的非线性特性。

其次，研究器件非线性特性在神经网络计算中的函数表达能力，探索利用器件物理特性构建神经网络计算基函数的方法。结合 Kolmogorov-Arnold 表示理论，将器件非线性函数作为网络基函数，构建基于非线性器件的神经网络计算模型。

KAN 网络是一种受 Kolmogorov-Arnold 表示定理（Kolmogorov-Arnold Representation Theorem, KART）和深度神经网络启发的神经网络架构。KART 证明了，任意连续多元函数 $f(x_1, x_2, \dots, x_n)$ 可以通过有限个单变量函数的线性叠加来逼近，即：

$$f(x_1, x_2, \dots, x_n) = \sum_{q=1}^{2n+1} \Phi_q \left(\sum_{p=1}^n \psi_{qp}(x_p) \right).$$

KAN 采用这一理论，通过一组单变量基函数的线性组合来学习激活函数，同时结合深度学习，提升其表达能力。在 KAN 网络中，基函数的选择对模型性能至关重要。本研究利用隧道二极管的三次函数特性，替代传统样条函数，并结合大规模神经网络的可扩展性，用于拟合任意函数，提高计算效率。




图 8. 基于 KAN 网络的全模拟存算一体计算架构示意图

本研究拟利用隧道二极管的非线性 I-V 特性作为 KAN 网络的基函数，并在

全模拟计算框架下优化其计算能力。在 KAN 计算框架中，传统的基函数通常采用样条（Splines）或其他经验设计的非线性函数。本研究提出利用隧道二极管的 I-V 曲线，其形态接近三次函数，可自然替代样条作为基函数。设计专门的电路结构，使多个隧道二极管并联或串联，以提供 KAN 计算所需的多种非线性基函数，如图 8 所示。通过调节电流源或电压源，实现不同偏置下的基函数调整，使其适配不同任务需求。

2.2 非理想器件条件下模拟神经网络稳定性分析

首先，在神经网络计算模型中引入器件随机性、噪声以及制造偏差等非理想因素，建立模拟神经网络计算误差模型 (图 9)。




图 9. 多种非线性器件的计算拟合示意

其次，通过理论分析与仿真研究误差在网络中的传播规律，分析网络规模、参数冗余以及网络结构对系本研究采用 Cross-sim 等电路仿真工具，构建基于隧道二极管、忆阻器（ReRAM）、相变存储器（PCM）的全模拟神经网络容错性模型。设计随机失效神经元模型，分析不同网络拓扑（如全连接、稀疏连接）对系统稳定性的影响。在实验中引入器件工艺波动、随机噪声和温度变化，分析参数扰动对计算精度和鲁棒性的影响。结合统计物理建模，构建可预测容错性的数学模型，提高网络对器件非理想性的适应性。统鲁棒性的影响。

进一步探索适用于模拟计算系统的鲁棒训练方法，通过优化网络结构与参数分布，提高系统对器件误差与噪声的容忍能力。在数字计算架构下，我们已有实验表明大规模神经网络具有较强的容错性。如图 10 所示，参数量较小的模型在权重误差增大时准确率下降较为明显，而参数量较大的模型在权重误差增加时表现更稳定，准确率变化较小。这表明模型规模较大时对权重误差的鲁棒性更强。




图 10. 不同参数量模型在权重误差下的准确率变化趋势

2.3 可规模化全模拟神经网络计算系统实现

首先，结合模拟交叉阵列结构设计模拟神经计算单元，实现神经网络线性运算。

其次，将非线性器件计算单元与交叉阵列结构进行集成，实现线性运算与非线性运算的协同计算，并研究适用于模拟计算系统的模块化扩展结构。

最后，通过构建原型系统并在典型人工智能推理任务中进行实验验证，评估所提出计算架构在计算性能、能效以及系统稳定性方面的优势。

评估所提出的全模拟神经形态计算架构在实际应用场景中的表现，如视觉任务、机器人控制等。

图像分类任务：在 MNIST、CIFAR-10、ImageNet 数据集上测试所设计的模拟神经网络的分类准确率。对比其与传统神经网络计算的能效比和推理速度。初步实验如图 11 所示。

机器人控制任务：结合实际机器人平台（如自主移动机器人或机械臂），验证神经网络在实时感知与控制任务中的计算稳定性(图 12)。

3. 本项目特色与创新点

本项目围绕模拟人工智能计算架构中“线性运算与非线性运算分离”的关键





图 11. 全模拟神经计算在计算机视觉任务上的初步验证

问题，探索利用电子器件固有非线性实现神经计算的新型计算方法。与现有研究相比，本项目的主要特色与创新点体现在以下几个方面：

(1) 提出利用器件固有非线性实现神经计算的新思路

在传统电子系统设计中，器件非线性通常被视为需要抑制的非理想因素，而神经网络计算却恰恰依赖非线性变换实现复杂函数表达能力。现有模拟存内计算架构主要利用阵列结构实现神经网络中的线性运算，而非线性激活函数通常仍依赖外围电路或数字单元实现。本项目从新的角度重新审视器件非线性特性，提出将电子器件固有的非线性物理特性转化为神经网络计算中的基本计算资源，从而在硬件层面直接实现神经网络中的非线性运算，为发展新型人工智能计算架构提供新的研究思路。



(a) 自研基于隧道二极管的 KAN 网络开发板

(b) 自研搭载开发板的测试小车

图 12. 本项目已搭建的测试平台

(2) 提出从模拟存内计算扩展到全模拟神经网络计算的计算框架

现有模拟存内计算 (AIMC) 架构主要用于加速神经网络中的向量-矩阵乘法运算，其计算能力主要体现在高效的线性运算方面，而非线性运算仍依赖外围电路实现。本项目在 AIMC 架构基础上，引入非线性器件计算单元，实现神经网络线性运算与非线性运算在统一模拟计算体系中的协同实现，从而提出一种全模拟神经网络计算框架。该框架有望减少不同计算模块之间的信号转换与数据搬运开销，为实现高能效、低时延的人工智能计算系统提供新的技术路径。

(3) 探索可规模化模拟神经网络计算机制

模拟计算系统在实际应用中不可避免地受到器件随机性、噪声以及制造偏差等因素影响，这些非理想因素会对计算精度和系统稳定性产生重要影响。本项目将系统研究器件非理想特性对模拟神经网络计算的影响机理，并探索适用于模拟计算系统的神经网络表示方法与容错机制，构建可规模扩展的全模拟神经网络计算架构。通过器件建模、计算模型设计以及系统架构优化的协同研究，建立面向可规模化人工智能计算的模拟神经网络计算理论与方法体系。

4. 年度研究计划

第一年度：非线性器件计算模型与神经计算表示方法研究

围绕电子器件非线性特性与神经网络计算模型之间的关系开展研究。分析典型非线性器件的电学特性，建立可用于神经计算的器件数学模型；研究器件非线性特性与神经网络激活函数之间的映射关系，探索适用于模拟计算系统的神经

网络表示方法，并开展初步仿真研究。

在此基础上，总结形成非线性器件神经计算模型的理论方法，发表相关学术论文 1-2 篇，为后续模拟神经网络计算架构研究奠定理论基础。

第二年度：全模拟神经网络计算架构与实现方法研究

在第一年度研究基础上，开展全模拟神经网络计算架构研究。结合模拟存内计算阵列结构与非线性器件计算单元，设计模拟神经网络计算结构；研究模拟计算环境下神经网络的计算流程与信号传输机制，并通过电路级和系统级仿真对所提出架构进行验证。

在理论研究基础上，形成全模拟神经网络计算架构设计方法，发表相关学术论文 1-2 篇，并探索相关技术的知识产权保护。

第三年度：可规模化模拟神经网络计算机机制研究与原型系统实现

围绕模拟神经网络计算系统的规模扩展问题开展研究。分析器件随机性、噪声以及制造偏差等非理想因素对计算精度的影响机理，探索适用于模拟计算系统的容错机制与结构优化方法；在此基础上设计并实现模拟神经网络计算原型系统，并开展实验验证。

通过原型系统验证所提出方法的有效性，发表相关学术论文 1-2 篇，申请相关发明专利 1 项。

第四年度：系统优化与应用验证

在原型系统基础上进一步优化模拟神经网络计算架构与系统实现方法，开展系统级性能评估；通过典型智能计算任务（如智能感知或控制任务）验证所提出方法在能效和实时性能方面的优势。

在项目总结阶段，形成系统的研究报告，发表高水平学术论文 1-2 篇，完善相关知识产权布局，并培养相关研究人才，最终建立基于非线性器件的可规模化全模拟神经网络计算理论与方法体系。

5. 预期研究成果

理论方面：提出全模拟神经计算框架，建立全模拟神经形态计算的容错理论模型，研究大规模神经网络对器件非理想性的容忍度。提出隧道二极管为基础的 KAN 网络数学模型，分析其在非线性运算中的优势。构建存算一体计算优化理论，揭示不同存算器件对计算效率的影响。

技术方面：设计基于隧道二极管的模拟激活函数电路，减少对高精度模拟元件的依赖，提高计算效率。开发适用于 KAN 网络的存算一体计算架构，优化硬件电路，提高计算精度和能效比。搭建支持片上计算的 SoC 计算架构，实现存算一体计算与类脑计算的结合。

实验平台方面：建立模拟存内计算的仿真测试平台，用于研究大规模神经网络容错性。搭建 KAN 网络的非线性运算电路测试平台，测试隧道二极管在模拟计算中的适用性。构建存算一体计算片上测试平台，实现神经网络推理计算的实验验证。

论文及专利：在国内外权威学术期刊和主流学术会议发表论文 5 篇，其中高水平 SCI 期刊论文 3 篇。申请 6 项国家发明专利，涵盖存算一体计算、KAN 网络电路设计、非线性运算优化等。

人才培养：培养博士研究生 2 名，硕士研究生 4 名。

（三）研究基础：

1. 研究基础与可行性分析（与本项目相关的研究工作积累和已取得的研究工作成绩，研究风险的应对措施等）；

1.1 研究基础

近五年来，申请人在与本项目相关的人工智能方向发表期刊及会议论文 20 篇，引用量 1000 余次，申请或授权专利 10 项。具体表现为：

（1）基于量子隧穿效应的全模拟新型网络架构。传统神经网络硬件实现通常采用“线性运算在阵列中实现、非线性运算由外围电路完成”的架构，这在一定程度上限制了模拟神经计算系统的效率。该工作提出了一种基于器件物理非线性的全模拟神经网络计算方法 KANalogue。该方法将器件的电流-电压非线性特性直接作为神经网络中的基函数，从而替代数字 KAN 网络中常用的 B-样条基函数，实现由器件物理驱动的非线性运算。随后，通过模拟交叉阵列实现线性运算，使神经网络中的非线性与线性运算均可在模拟域中完成。

该研究工作探索了**利用器件非线性实现神经计算的新型方法**，为发展全模拟神经网络计算提供了重要技术基础。本项目将在此研究基础上，进一步系统研究**基于非线性器件的可规模化全模拟神经网络计算理论与方法**，重点关注器件非线性与神经计算模型的匹配机制、模拟神经网络的容错特性以及可扩展计算架构设




图 13. 基于量子隧穿效应的全模拟新型网络架构

计等问题。

Li, Songyuan, Teng Wang, Jinrong Tang, Ruiqi Liu, Haoyu Li, Yuyao Lu, Feng Xu, Bin Gao, Can Xie, and Xiangwei Zhu. "Fully analogue in-memory neural computing via quantum tunneling effect." arXiv preprint arXiv:2510.23638 (2025). (第一作者)

(2) 基座模型技术背景下的具身智能体综述。具身智能正逐渐受到人工智能领域的关注，因为它强调智能体通过与物理世界的直接互动，学习和适应环境，从而展现出更接近生物智能的特性。本文结合基座模型的技术背景，对具身人工智能进行了全面的调研。文章讨论了当前具身智能体背后的技术思想、测试基准及应用。同时，对未来具身人工智能的趋势和挑战进行了前瞻性的分析。

该研究作为理解智能系统在复杂物理环境中的感知与决策机制提供了重要背景，对人工智能系统在真实环境中的实时计算需求具有启发意义。相关研究为本项目探索高能效、低时延的人工智能计算架构提供了应用背景和问题驱动。本项目侧重于研究基于非线性器件的可规模化全模拟神经网络计算理论与方法，从计算架构层面为具身智能等实时人工智能系统提供新的计算实现途径。

李颂元; 朱祥维; 李玺; 基座模型技术背景下的具身智能体综述, 浙江大学学报(工学版), 2025, 59(2): 213-226 (第一作者, 中文核心期刊, 影响因子 1.6)

(3) **基于压缩域知识的实时视频语义分割。** 实时语义视频分割是一项具有挑战性的任务，因为它对推理速度有严格的要求。近期的方法主要致力于减小模型规模以提高效率。本文从压缩视频中包含的知识利用角度重新思考这一问题，并提出了一个简单而有效的框架 TapLab，以利用压缩域中的资源。




图 14. 基于压缩域知识的实时视频语义分割

该研究工作针对**实时人工智能任务中的低时延计算需求**提出了新的算法方法，对理解智能系统在实时场景中的计算效率问题具有重要意义。相关研究经验为本项目研究**高能效、低时延的人工智能计算架构**提供了算法应用背景。本项目将从计算架构层面探索基于非线性器件的全模拟神经网络计算方法，以进一步提升人工智能系统在实时任务中的计算效率。

Junyi Feng; **Songyuan Li**; Xi Li; Fei Wu; Qi Tian; Ming-Hsuan Yang; Haibin Ling ; TapLab: A Fast Framework for Semantic Video Segmentation Tapping Into Compressed-Domain Knowledge, IEEE Transactions on Pattern Analysis and Machine Intelligence, 2022, 44(3): 1591-1603 (共同第一作者, 中科院一区期刊, 影响因子 18.6)

(4) **残差指导的知识蒸馏方法。** 该工作提出了一种新的知识蒸馏方法，通过利用教师和学生之间的知识差距（残差）来训练一个更轻量级的学生（残差学生）。将学生和残差学生结合，残差学生用于修正学生的错误，逐步提高性能。该过程可以反复进行，直到在准确性和计算成本之间找到平衡。推理时，采用样本自适应策略来节省计算成本。实验结果表明，在 CIFAR-10、CIFAR-100、Tiny-ImageNet 和 ImageNet 数据集上，我们在显著降低计算成本的同时，保持了相当的准确率。

该研究工作围绕**降低深度神经网络计算复杂度**开展研究，为在资源受限环境中部署**高效人工智能模型**提供了新的方法。相关研究经验为理解**人工智能计算效**

率与模型复杂度之间的关系提供了重要基础。本项目将进一步从计算架构层面探索基于非线性器件的全模拟神经网络计算方法，通过新型硬件计算架构实现高效、低时延的人工智能计算系统。




图 15. 残差知识蒸馏

Xuwei Li; **Songyuan Li**; Bourahla Omar; Fei Wu; Xi Li ; ResKD: Residual-Guided Knowledge Distillation, IEEE Transactions on Image Processing, 2021, 30: 4735-4746 (共同第一作者, 中科院一区期刊, 影响因子 13.4)

(5) **神经形态计算相关专利**。专利涵盖了神经形态计算中的电路设计、网络架构及信号处理方法。包括基于可调电阻桥的构造方法，实现神经形态电路的灵活调控；基于 SAW（声表面波）延迟线的神经网络架构，利用声波传播特性进行高效信号处理；以及面向 KAN（Kolmogorov-Arnold Network）神经网络的模拟电路，优化神经形态计算的硬件实现。此外，专利还涉及卷积神经网络（CNN）的处理电路与方法，采用专用电路提升卷积计算效率。整体而言，这些工作推动了神经形态计算在异构计算架构中的应用，提高了计算能效和并行处理能力。(专利申请号：202510277700.3, 202510277819.0, 202510277900.9, 202510279490.1, 202510279552.9)

1.2 可行性分析

本项目围绕“基于非线性器件的可规模化全模拟神经网络计算理论与方法”展开研究，涉及神经网络理论、模拟计算架构以及器件物理等多个层面。申请人在相关领域已开展了一系列研究工作，并在算法方法、系统架构及硬件实现方面取得了良好的研究基础。同时，依托完善的实验平台和研究团队，本项目具

有良好的实施条件和较高的可行性。

(1) 相关理论基础良好

近年来，申请人在人工智能算法与神经网络模型方面开展了系统研究，在高效神经网络模型、实时人工智能系统以及神经网络计算机制等方面取得了多项研究成果。例如，在知识蒸馏方面提出了残差指导知识蒸馏方法（ResKD），通过建模教师模型与学生模型之间的知识差异，实现了在降低计算复杂度的同时保持较高模型精度，为理解神经网络计算效率提供了新的方法。在实时视觉计算方面，提出了利用压缩域知识的实时视频语义分割框架 TapLab，在保证精度的同时显著提高了推理效率。这些研究为理解人工智能系统在效率、计算复杂度和实时性方面的关键问题提供了重要经验。

此外，申请人在神经网络计算架构方面开展了探索性研究，提出了基于器件非线性的模拟神经网络计算方法，通过将器件电流-电压特性作为神经网络中的非线性基函数，并结合模拟交叉阵列实现线性运算，实现了非线性与线性运算的全模拟实现。这些研究为进一步探索基于非线性器件的全模拟神经网络计算模型奠定了良好的理论基础。

(2) 具备初步系统实现基础

在硬件实现方面，申请人团队已开展了初步的模拟神经计算系统验证工作。团队设计并实现了基于模拟交叉阵列的神经网络计算电路，并构建了小规模模拟计算平台。在该平台上，团队实现了基于 KANalogue 网络结构的神经计算实验，并通过模拟计算板卡实现了简单视觉任务的在线推理。例如，团队搭建了一套小型移动机器人系统，将模拟计算板卡集成于移动平台中，实现了基于神经网络的路径识别与线跟随控制实验。相关实验结果表明，该模拟计算系统能够在较低计算复杂度下完成实时推理任务，为全模拟神经网络计算架构的研究提供了初步实验验证。

这些研究工作表明，申请人团队已经具备从神经网络模型设计到模拟电路实现再到系统级验证的完整研究能力，为本项目的顺利实施提供了重要技术基础。

(3) 实验条件与研究环境完善

本项目依托中山大学光电材料与技术国家重点实验室开展研究。实验室配备完善的微纳加工与测试平台，拥有薄膜制备、光刻、刻蚀以及器件表征等多种实验设备，可支持新型非线性器件的设计与制备。同时，实验室具备完整的

模拟电路设计与测试平台，包括高速示波器、信号源、精密电源以及电路测试设备，可用于模拟神经计算电路的实验验证。此外，团队还具备人工智能算法开发与仿真平台，可进行神经网络模型训练、算法验证以及系统级仿真。

在研究团队方面，申请人与合作者在人工智能算法、计算机视觉以及神经计算架构等领域具有长期研究积累，并已形成良好的合作基础。这些条件为本项目的顺利实施提供了可靠保障。

(4) 研究风险及应对措施

全模拟神经网络计算涉及器件非理想性、模拟噪声以及系统稳定性等问题，具有一定研究风险。针对可能存在的风险，本项目将采取以下措施：

器件非理想性影响计算精度的风险。模拟器件存在随机波动和参数漂移。本项目将通过理论分析与仿真研究网络规模与器件误差之间的关系，并利用神经网络的冗余性和容错机制降低器件误差对系统性能的影响。

模拟计算稳定性问题。模拟电路容易受到噪声与工艺误差影响。本项目将在系统设计中引入稳健的电路结构，并通过软件训练与硬件校准相结合的方法提高系统稳定性。

系统规模化的挑战。在扩大网络规模时，模拟电路复杂度可能增加。本项目将采用模块化设计方法，并结合神经结构搜索等技术优化网络结构，从而实现可规模化的模拟神经计算架构。

综上所述，申请人在相关领域具有扎实的研究基础，并具备必要的实验条件与技术储备。本项目在理论基础、技术路线和实验条件等方面均具备良好的可行性。


2. 工作条件（包括已具备的实验条件，尚缺少的实验条件和拟解决的途径，包括利用国家实验室、全国重点实验室和部门重点实验室等研究基地的计划与落实情况）；

2.1 已具备的实验条件

申请人依托国家超级计算广州中心开展大规模计算任务和存算一体计算架构的优化工作。国家超级计算广州中心（图 16a）是中国领先的高性能计算平台，搭载天河二号超级计算机，具备每秒千万亿次级别的计算能力，适用于大规模神经网络训练、深度学习优化和存算一体计算架构仿真。中心配备并行计算环境、

GPU/FPGA 加速计算集群、数据存储及高速互连网络，支持多种计算框架，包括 TensorFlow、PyTorch、MindSpore 等，可满足本项目的高性能计算需求。

申请人依托中山大学光电材料与技术国家重点实验室开展工艺开发和器件制备工作。该实验室配备先进的微纳加工共享平台（图 16b），拥有完整的微纳加工、测试与表征设备，涵盖薄膜制备系统、光刻系统、反应离子刻蚀设备、湿法刻蚀与清洗设备等，为高精度器件制备和工艺优化提供了强有力的技术支撑。




(a) 天河二号国家超算中心




(b) 中山大学微纳加工共享平台

图 16. 申请人依托的计算与微纳加工实验平台

申请人依托中山大学深圳市导航通信一体化实验室。实验室配有函数发生器、数字存储示波器、高精度数控电源等仪器设备（图 17），可用完成对电子器件的性能测试和参数测量。



(a) 函数发生器



(b) 数字存储示波器



(c) 高精度数控电源

图 17. 深圳市导航通信一体化实验室仪器设备

2.2 尚缺少的实验条件

无

3. 正在承担的与本项目相关的科研项目情况（申请人和主要参与者正在承担的与本项目相关的科研项目情况，包括国家自然科学基金的项目和国家其他科技计划项目，要注明项目的资助机构、项目类别、批准号、项目名称、获资助金额、起止年月、与本项目的关系及负责

的内容等);

(1) 国家自然科学基金委员会, 专项项目, T2541041, 基于认知地图的仿生多模态感知融合机制及其类脑导航应用模式 (联合申请 A), 2026-01-01 至 2028-12-31, 50 万元, 在研, 参与

该项目主要研究基于认知地图的仿生多模态感知融合机制及其类脑导航应用模式, 重点关注多模态感知信息融合与类脑导航模型构建。本项目则聚焦于基于非线性器件的全模拟神经网络计算理论与方法, 主要研究新型模拟人工智能计算架构与计算机制。两者在研究内容上具有一定关联, 但研究重点不同: 前者侧重于类脑导航算法与感知融合机制, 后者侧重于人工智能计算架构与硬件计算方法。申请人在该项目中主要参与相关计算模型与算法研究工作, 为类脑导航系统提供计算方法支持。

4. 完成国家自然科学基金项目情况 (对申请人负责的前一个已资助期满的科学基金项目 (项目名称及批准号) 完成情况、后续研究进展及与本申请项目的关系加以详细说明。另附该项目的研究工作总结摘要 (限 500 字) 和相关成果详细目录)。

无

(四) 其他需要说明的情况:

1. 申请人同年申请不同类型的国家自然科学基金项目情况 (列明同年申请的其他项目的项目类型、项目名称信息, 并说明与本项目之间的区别与联系; 已收到自然科学基金委不予受理或不予资助决定的, 无需列出)。

无

2. 具有高级专业技术职务 (职称) 的申请人或者主要参与者是否存在同年申请或者参与申请国家自然科学基金项目的单位不一致的情况; 如存在上述情况, 列明所涉及人员的姓名, 申请或参与申请的其他项目的项目类型、项目名称、单位名称、上述人员在该项目中是申请人还是参与者, 并说明单位不一致原因。

无

3. 具有高级专业技术职务 (职称) 的申请人或者主要参与者是否存在与正在承担的国家自然科学基金项目的单位不一致的情况; 如存在上述情况, 列明所涉及人员的姓名, 正在承担项目的批准号、项目

类型、项目名称、单位名称、起止年月，并说明单位不一致原因。

无

4. 申请人和主要参与者同年以不同专业技术职务（职称）申请或参与申请科学基金项目情况（应详细说明原因）。

无

5. 其他。

无