



تمرین سری اول

دکتر میثم عبدالحی

الناز رضایی ۹۸۴۱۱۳۸۷

فروردین ۱۴۰۱

سوال ۱ :

در این مسئله قصد داریم با بهم‌بندی ماژول‌های ساخته‌شده، یک ALU بسیار ساده با قابلیت انجام چند عملیات پردازشی محدود را انجام دهد. در ابتدا ماژول‌های زیر را طراحی و پیاده‌سازی کنید:

- ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل جمع این دو را خروجی دهد.
- ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل تفریق عدد اول از عدد دوم را خروجی دهد.
- ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل ضرب آن دو را خروجی دهد.
- ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل تقسیم عدد اول بر عدد دوم را خروجی دهد.
- ماژولی طراحی کنید که با دریافت دو عدد صحیح، ب.م.م آن دو را خروجی دهد.
- ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل عدد اول به توان عدد دوم را خروجی دهد.

در ادامه یک مالتیپلکسر 8×3 پیاده‌سازی کنید. توجه فرمایید که این مالتیپلکسر باید با استفاده از روش behavioral پیاده‌سازی شده باشد نه با استفاده از گیت‌های منطقی.

در نهایت با توجه به جدول زیر، ALU را طوری پیاده‌سازی کنید که با دریافت ۲ عدد صحیح و ۳ bit به‌عنوان عملیات selector مناسب را انجام دهد:

عملیات	selector
جمع	۰۰۰
تفریق	۰۰۱
ضرب	۰۱۰
تقسیم	۰۱۱
ب.م.م	۱۰۰
توان	۱۰۱

توجه فرمایید که اعداد ورودی و خروجی نمایش بیتی ندارند و اعداد صحیح هستند و این سوال صرفاً یک شبیه‌سازی است.

پاسخ ۱:

در ابتدا توابع مورد نظر را پیاده سازی می کنیم. برای چهار عمل اصلی از توابع آماده خود زبان وریلاگ استفاده می کنیم. برای ساخت تابع ب.م.م یک ماژول جدید پیاده سازی می کنیم. طبق الگوریتم گفته شده در دبیرستان، مقدارش را به صورت behavioural محاسبه می کنیم. سپس با استفاده از سویچ کیس، یک مالتیپلکسر طراحی نموده و به کمک آن ماژول ها را به هم وصل می کنیم.

```
1 module ALU (input [31:0] inp1,input [31:0] inp2,input [2:0] select,output reg [31:0] res);
2
3     reg [31:0] tmp1;
4     reg [31:0] tmp2;
5     reg [31:0] swap;
6     reg done ;
7
8
9     wire [31:0] gcd ;
10    GCD g0 (inp1,inp2,gcd);
11    always @(*)
12    begin
13        case(select)
14            3'b000 : res <= inp1+inp2;
15            3'b001 : res <= inp2-inp1;
16            3'b010 : res <= inp1*inp2;
17            3'b011 : res <= inp1/inp2;
18            3'b100 : res <=gcd;
19            3'b101 : res <=inp1**inp2 ;
20            default : res <= inp1+inp2 ;
21        endcase
22    end
23
24 endmodule
25
```

```
29 module GCD (
30     input [31:0] a, b,
31     output reg [31:0] res
32 );
33     reg [31:0] A, B, swap;
34     integer done;
35     always @(*)
36     begin
37         done = 0;
38         A = a; B = b;
39         while ( !done )
40         begin
41             if ( A < B )
42             begin
43                 swap = A;
44                 A = B;
45                 B = swap;
46             end
47             else if ( B != 0 )
48                 A = A - B;
49             else
50                 done = 1;
51             end
52
53         res = A;
54     end
55
56 endmodule
57
58
```

```

60 module ALU_tb;
61     reg [31:0] a;
62     reg [31:0] b;
63     wire [31:0] res;
64     reg [2:0] s;
65
66
67
68     localparam period = 20;
69
70
71
72     ALU a0(a, b, s,res);
73
74
75
76     initial
77     begin
78
79         a = 8;
80         b = 4;
81         s = 0;
82         #period;
83
84
85
86         a = 4;
87         b = 8;
88         s = 1;
89         #period;
90
91
92
93         a = 8;
94         b = 4;
95         s = 2;
96         #period;
97
98
99
100        a = 8;
101        b = 4;
102        s = 3;
103        #period;
104
105
106
107        a = 8;
108        b = 4;
109        s = 4;
110        #period;
111
112
113
114        a = 8;
115        b = 4;
116        s = 5;
117        #period;
118
119
120
121    end
122
123    initial
124    $monitor("INPUT VALUES: \t a = %b b = %b s = %b \t OUTPUT VALUE: \t res = %b", a, b, s, res);
125
126 endmodule


```

خروجی:

[illegible]

سوال ۲ :

- یک حافظه Cache و یک Cache Controller را با توجه به نکات زیر پیاده سازی نمایید.
- اندازه حافظه Cache برابر ۶۴ کیلوبایت خواهد بود.
- هر Block حافظه ۴ word را ذخیره میکند. (هر word ۳۲ بیت را در خود جای میدهد).
- حافظه Cache دارای valid bit میباشد تا نشان دهد داده درون یک Block معتبر است یا خیر.
- Address bus حافظه اصلی ۳۲ بیت است و Data Bus حافظه اصلی ۱ Word میباشد.
- به ازای هر عملیات Read از Cache میبایست مرتبه Hit Signal را تعیین نمایید. (سیگنال hit یک سیگنال خروجی است و وقتی داده درون Cache پیدا شد این سیگنال باید ۱ شود و در غیر این صورت ۰).



پاسخ ۲:

در ابتدا یک cache ۱۴۴ تایی تعریف می‌کنیم. سپس ۱۶ بیت برای بخش tag و ۱۲ بیت برای index در نظر می‌گیریم. به علاوه به ۲ بیت برای offset byte و ۲ بیت برای offset block نیاز داریم.

سپس متغیرهای تعریف شده در بخش بالا را مقدار دهی اولیه می‌کنیم و شرایط را با استفاده از if چک می‌کنیم که اگر آدرس tag با بلوک tag خانه حافظه‌مان یکی بود و bit valid برابر با یک بود، hit رخ دهد و مقدار متغیر hit را برابر با ۱ قرار می‌دهیم و دیتا موجود در آن را به خروجی انتقال می‌دهیم. به علاوه نیاز به طراحی تست بنچ هم با توجه به خواسته سوال داریم.

کدهای آن:


```
1 module cache_e1 (      input [31:0] address,      output reg [31:0] data,output reg hit);
2
3     reg [144:0] cache_4k [11:0];
4     reg [15:0] tag;
5     reg [11:0] index;
6     reg [1:0] byteoffset;
7     reg [1:0] blockoffset;
8
9
10
11     always @(*)
12     begin
13         byteoffset <= address[1:0];
14         blockoffset <= address [3:2];
15         index <= address[15:4];
16         tag <= address[31:16];
17         data =0;
18         hit =0;
19         if(cache_4k[index][143:128] == tag && cache_4k[index][144] == 1 )
20         begin
21             hit =1;
22             case(blockoffset)
23                 0'b00: data <= cache_4k[index][31:0] ;
24                 0'b01: data <= cache_4k[index][63:32] ;
25                 0'b10: data <= cache_4k[index][95:64] ;
26                 0'b11 : data <= cache_4k[index][127:96] ;
27             endcase
28         end
29     end
30
31     initial
32     begin
33         cache_4k[8][31:0] = 10;
34         cache_4k [8] [128+16] =1 ;
35         cache_4k [8] [127+16:128] = 14;
```

```

36         cache_4k[24][48:32] = 5;
37         cache_4k [24] [128+16] =0 ;
38         cache_4k [24] [127+16:128]= 3;
39
40     end
41
42
43     endmodule
44
45
46     module cache1_tb;
47     reg [31:0] address;
48     wire [31:0] data;
49     wire hit;
50     localparam period = 20;
51     cache_e1 cach (address,data,hit);
52
53     initial
54     begin
55         address [1:0] <=0;
56         address [3:2] <=0;
57         address [15:4] <=8;
58         address [31:16] <= 14;
59         #period;
60         address [1:0] <=1;
61         address [3:2] <=1;
62         address [15:4] <=24;
63         address [31:16] <= 3;
64         #period;
65
66
67     end
68
69     initial
70     $monitor("address: \t address = %b \t OUTPUT VALUE: \t data = %b hit = %b ", address, data, hit);
71
72
73     endmodule

```

نتایج خروجی توسط تست بنچ:



سوال ۳ :

با استفاده از زبان Verilog یک صف اولویت بسازید. این صف ۱۶ خانه دارد که هرکدام از خانه‌ها ۸ بیت را در خود ذخیره میکند. این صف دو سیگنال جهت عملیات‌های Enqueue و Dequeue به منظور وارد کردن داده و خارج کردن داده از صف را دارد. در صف اولویت، هر بسته دارای اولویت است؛ بدین شکل که بسته ای با اولویت بیشتر جلوتر از بسته با اولویت کمتر قرار میگیرد. مقدار قطعی هر بسته اولویت این را تعیین میکند. (هر چه عدد بزرگتر، اولویت بیشتر) فرض کنید مقادیر بسته‌ها اعداد Unsigned هستند.

پاسخ ۳:

در صف عادی از روش خروج به ترتیب ورود (FIFO) استفاده می‌شود. در این تکنیک داده‌ها به ترتیب ورود پشت سر هم در صف قرار می‌گیرند؛ بنابراین اولین داده ورودی اولین داده خروجی نیز خواهد بود. اما در صف اولویت‌دار برای هر داده اولویتی - نه لزوماً منحصر به فرد - مشخص می‌شود. صف‌های عملیات دو عمل enqueue و dequeue را پشتیبانی می‌کنند. در این سوال برای پیاده‌سازی صف اولویت از روش آرایه استفاده می‌کنیم:

ابتدا آرایه‌ای با ظرفیت ۱۶ خانه ۸ بیتی تعریف می‌کنیم. سپس if را برای دستور read و write می‌نویسیم و عملیات queue و dequeue را در آن‌ها پیاده‌سازی می‌کنیم. در انتها مانند دو بخش قبل testbench را پیاده‌سازی می‌کنیم.

کدهای مربوطه:

```
1 module queue(  
2     inout unsigned[7:0] data,  
3     input read, write  
4 );  
5 reg unsigned[8:0] m [15:0];  
6 integer i ,max;  
7 reg unsigned[7:0] datal, max_data;  
8 reg hitw,hitr;  
9 reg[7:0] data_reg;  
10 always @(*)  
11 begin  
12     datal = data;  
13     hitw=0;  
14     hitr=0;  
15     max=0;  
16     if(write)  
17     begin  
18         for (i=0 ; i < 16; i=i+1)  
19         begin  
20             if(!hitw)  
21                 if(!mem[i][8])  
22                 begin  
23                     m[i][7:0]<=datal;  
24                     m[i][8]<=1'b1;  
25                     hitw=1;  
26                 end  
27             end  
28         end  
29     if(read)  
30     begin
```

```

31         for (i=0 ; i < 16; i=i+1)
32             begin
33                 if (!hitr)
34                     begin
35                         if (m[i][8])
36                             begin
37                                 max_data=m[i][7:0];
38                                 max=i;
39                             end
40                         end
41                     end
42                 else if (m[i][8])
43                     begin
44                         if (m[i][7:0]>max_data)
45                             begin
46                                 max_data=m[i][7:0];
47                                 max=i;
48                             end
49                         end
50                     end
51                 end
52                 m[max][8] = 0;
53                 data_reg = max_data;
54             end
55         assign data = data_reg;
56     endmodule
57
58 module queue_tb;
59     reg enq;
60     reg deq;
61     wire unsigned [7:0] inw;
62
63     reg unsigned [7:0] in;
64     assign inw=in;
65     queue uut (
66         .write(enq),
67         .read(deq),
68         .data(inw)
69     );
70     initial begin
71         enq = 0;
72         deq = 0;
73         in = 0;
74         #10;
75         enq = 1;
76         deq = 0;
77         in = 2;
78         #10;
79         enq = 1;
80         deq = 0;
81         in = 5;
82         #10;
83         enq = 1;
84         deq = 1;
85         in = 10;
86         #10;
87         enq = 1;
88         deq = 0;
89         in = 0;
90         #10;
91     end
92 endmodule

```

نتایج تست بنچ:

