



تمرین سری اول

دکتر میثم عبدالحی

الناز رضایی ۹۸۴۱۱۳۸۷


اسفند ۱۴۰۰

سوال ۱ :

برنامه ای به زبان Verilog و به صورت Structural برای K-J flip flop بنویسید و شبیه سازی بن را با استفاده Waveform انجام دهید.

پاسخ ۱:

در این سوال ما نیاز داریم تا طراحی JK-FF را بلد باشیم. همانطور که در شکل زیر نشان داده شده، می توان آن را با استفاده از گیت های nand پیاده سازی کرد.



طبق کدهای نشان داده شده در شکل زیر، J و K و CLK را به عنوان input تعریف کرده و Q و qnot هم خروجی های فلیپ فلاپ می باشند. همچنین ۲ wire ۱ out و ۲ out هم خروجی های دو nand داخلی شکل بالا می باشند.


```
1 module JK_FF(  
2     J,  
3     k,  
4     clk,  
5     q,  
6     qnot  
7 );  
8  
9 input j, k, clk;  
10 output q, qnot;  
11  
12 wire out1;  
13 wire out2;  
14  
15 nand(out1, j, clk, qnot);  
16 nand(out2, k, clk, q);  
17 nand(q, qnot, out1);  
18 nand(qnot, q, out2);  
19  
20 endmodule
```

طبق جدول JK-FF که در زیر مشاهده می کنید، باید wave آن هم خروجی های متناظر با هر ورودی را به ما بدهد.

Truth Table


J	K	CLK	Q
0	0	↑	Q_0 (no change)
1	0	↑	1
0	1	↑	0
1	1	↑	$\overline{Q_0}$ (toggles)

wave مشاهده شده در modelsim :




سوال ۲ :

مدار زیر را طراحی کنید بصورتی که A در بن MSB و D در بن LSB است و E سیگنال Enable است و اگر فعال نباشد مقدار خروجی سیگنال های encoder و decoder مقدار صفر خواهند داشت. می توانید ورودی را یک سیگنال ۵ بیتی در نظر بگیرید و طبق گفته ی سوال A را MSB و D را LSB در نظر بگیرید و یا ۵ سیگنال تک بیتی جداگانه به عنوان ورودی در نظر بگیرید. برای این سوال شبیه سازی با استفاده از Waveform انجام دهید.



پاسخ ۲:


در این سوال، ما نیاز به طراحی دیکودر ۳ به ۸، انکودر ۳ به ۸ و مالتی پلکسر ۴ به ۱ داریم. دیاگرام داخلی دیکودر ۳ به ۸ به شکل زیر می باشد:



اکنون با توجه به شکل بالا، کدهای آن را به شرح زیر پیاده سازی می‌کنیم:

```
1  module dec(  
2      A,  
3      q,  
4      enable  
5  );  
6  
7      //define variables  
8      input [2 : 0] A;  
9      wire [2 : 0] Abar;  
10     output [7 : 0] q;  
11     input enable;  
12     wire enablebar;  
13  
14     //not inputs & enable  
15     not (Abar[0], A[0]);  
16     not (Abar[1], A[1]);  
17     not (Abar[2], A[2]);  
18     not (enablebar, enable);  
19  
20     //implement decoder  
21     and(q[0], Abar[2], Abar[1], Abar[0], enablebar);  
22     and(q[1], Abar[2], Abar[1], A[0], enablebar);  
23     and(q[2], Abar[2], A[1], Abar[0], enablebar);  
24     and(q[3], Abar[2], A[1], A[0], enablebar);  
25     and(q[4], A[2], Abar[1], Abar[0], enablebar);  
26     and(q[5], A[2], Abar[1], A[0], enablebar);  
27     and(q[6], A[2], A[1], Abar[0], enablebar);  
28     and(q[7], A[2], A[1], A[0], enablebar);  
29  
30 endmodule  
31
```

حال به سراغ انکودر می‌رویم. دیاگرام داخلی انکودر نیز در تصویر زیر موجود می‌باشد:




سپس با توجه به شکل بالا، با استفاده از گیت‌های or و همچنین گیت‌های and به منظور active low کردن enable به پیاده سازی encoder خود می‌پردازیم که کدهای آن در تصویر زیر موجود می‌باشد:

```

1  module enc(
2      A,
3      q,
4      enable
5  );
6
7      //define variables
8      input [7 : 0] A;
9      output [2 : 0] q;
10     input enable;
11     wire [2 : 0] outp;
12     wire enablebar;
13
14     //implement encoder
15     not(enot, en);
16     or(outp[0], A[1], A[3], A[5], A[7]);
17     or(outp[1], A[2], A[3], A[6], A[7]);
18     or(outp[2], A[4], A[5], A[6], A[7]);
19
20     //make it low active
21     and(q[0], outp[0], enablebar);
22     and(q[1], outp[1], enablebar);
23     and(q[2], outp[2], enablebar);
24
25     endmodule
26

```

در اینجا کافیت تا مالتی پلکسر ۴ به ۱ را نیز طراحی کنیم تا مدارمان کامل شود. دیاگرام داخلی مالتی پلکسر نیز در عکس زیر نمایش داده شده است:



به منظور پیاده سازی شکل بالا، از گیت‌های and و or استفاده می‌کنیم که کد آن در زیر نمایش داده شده است.

```

1 module mux(
2     A,
3     selector,
4     q
5 );
6
7 //define variables
8 input [3 : 0] A;
9 input [1 : 0] selector;
10 wire [1 : 0] selectorbar;
11 output q;
12 wire [3 : 0] outp;
13
14 //not selectors
15 not(selectorbar[0], selector[0]);
16 not(selectorbar[1], selector[1]);
17
18 //implement mux
19 and(outp[0], A[0], selectorbar[1], selectorbar[0]);
20 and(outp[1], A[1], selectorbar[1], selector[0]);
21 and(outp[2], A[2], selector[1], selectorbar[0]);
22 and(outp[3], A[3], selector[1], selector[0]);
23 or(q, outp[0], outp[1], outp[2], outp[3]);
24
25 endmodule
26

```


حال با استفاده از گیت‌های طراحی شده در بالا، مدار نهایی را پیاده سازی می‌کنیم:

```

1  module final(
2      a,
3      b,
4      c,
5      d,
6      f
7  );
8
9  //define variables
10 input a, b, c, d;
11 wire abar, bbar;
12 output f;
13 wire [2 : 0] outp1;
14 wire [7 : 0] outp2;
15 //implement circuit
16 not(abar, a);
17 not(bbar, b);
18
19 dec a0(
20     .A({abar, a, bbar}),
21     .q(outp2),
22     .enable(bbar)
23 );
24 enc a1(
25     .A(outp2),
26     .q(outp1),
27     .enable(bbar)
28 );
29 mux a2(
30     .A({1'b1, outp1[0], outp1[1], outp1[2]}),
31     .q(f),
32     .selector({c,d})
33 );
34 endmodule

```

Wave مشاهده شده توسط این بخش نیز به شکل زیر می‌باشد:




سوال ۳ :


برنامه‌های به زبان Verilog و به صورت Structural برای یک Subtractor/Adder ۴ بیتی بنویسید که دارای یک سیگنال ورودی به نام select است که با توجه به بن نتیجه جمع یا تفریق را به عنوان خروجی انتخاب میکند. برای این سوال شبیهسازی با استفاده از Waveform انجام دهید.

پاسخ ۳:

در این بخش برای پیاده سازی مدار Subtractor/Adder باید مدار زیر را در نظر بگیریم:



سپس، همانطور که در شکل بالا نیز مشاهده می‌شود، ابتدا نیاز داریم تا adder full را پیاده سازی کنیم که دیاگرام داخلی آن مطابق شکل زیر می‌باشد:



حال برای پیاده سازی adder full فوق کافیت تا با استفاده از گیت های xor و and و or کد زیر را در در modelsim بنویسیم:

```

1  module full_adder(
2      cin,
3      num1,
4      num2,
5      sum,
6      cout
7  );
8
9  //define variables
10 input cin, num1, num2;
11 output sum, cout;
12 wire outp1, outp2, outp3;
13
14 //implement full adder
15 xor (outp1, num1, num2);
16 and (outp2, num1, num2);
17 and (outp3, outp1, cin);
18 xor (sum, outp1, cin);
19 or (cout, outp3, outp2);
20
21 endmodule
22

```

سپس به کمک adder full بالا adder/subtracor را با قطعه کد زیر پیاده سازی می کنیم.

```

1  module adder_subtractor(
2      num1,
3      num2,
4      selector,
5      sum,
6      cout
7  );
8
9  //define variables
10 input [3 : 0] num1;
11 input [3 : 0] num2;
12 input selector;
13 output [3 : 0] sum;
14 output cout;
15 wire [3 : 0] outp1;
16 wire [3 : 0] outp2;
17
18 //implement adder/subtractor
19 xor (outp1[0], selector, num2[0]);
20 xor (outp1[1], selector, num2[1]);
21 xor (outp1[2], selector, num2[2]);
22 xor (outp1[3], selector, num2[3]);
23 full_adder a0(selector, num1[0], outp1[0], sum[0], outp2[0]);
24 full_adder a1(outp2[0], num1[1], outp1[1], sum[1], outp2[1]);
25 full_adder a2(outp2[1], num1[2], outp1[2], sum[2], outp2[2]);
26 full_adder a3(outp2[2], num1[3], outp1[3], sum[3], cout);
27
28 endmodule
29

```

شکل موج رسم شده نیز در شکل زیر آورده شده است:

