

تمرین سری اول دکتر میثم عبدالهی

الناز رضایی ۹۸۴۱۱۳۸۷


اسفند ۱۴۰۰

### سوال ١:

برنامه ای به زبان Verilog و به صورت Structural برای K-J flip flop بنویسید و شبیه سازی بن را با استفاده Waveform انجام دهید.

## پاسخ ۱:

در این سوال ما نیاز داریم تا طراحی JK-FF را بلد باشیم. همانطور که در شکل زیر نشان داده شده، می توان آن را با استفاده از گیتهای nand پیاده سازی کرد.




qnot و q و input طبق کدهای نشان داده شده در شکل زیر، j و k و k و clk را به عنوان input تعریف کرده و k و k مم خروجیهای فلاپ میباشند. همچنین k out\ wire و out\ wire هم خروجیهای دو nand داخلی شکل بالا میباشند.

طبق جدول JK-FF که در زیر مشاهده میکنید، باید wave آن هم خروجییهای متناظر با هر ورودی را به ما بدهد.

Truth Table


J	K	CLK	Q
0	0	†	Q <sub>0</sub> (no change)
1	0	t	1
0	1	†	0
1	1	†	Q <sub>0</sub> (toggles)

: modelsim مشاهده شده در wave




### سوال ٢:

مدار زیر را طراحی کنید بصورتی که A در بن MSB و D در بن LSB است و E سیگنال Enable است و E سیگنال LSB است و اگر فعال نباشد مقدار خروجی سیگنال های encoder و nacder مقدار صفر خواهند داشت. می توانید ورودی را یک سیگنال  $\Delta$  بیتی در نظر بگیرید و طبق گفته ی سوال A را MSB و D را LSB در نظر بگیرید و یا  $\Delta$  سیگنال تک بیتی جداگانه به عنوان ورودی در نظر بگیرید. برای این سوال شبیهسازی با استفاده از Waveform انجام دهید.



## پاسخ ۲:


در این سوال، ما نیاز به طراحی دیکودر ۳ به ۸، انکودر ۳ به ۸ و مالتی پلکسر ۴ به ۱ داریم. دیاگرام داخلی دیکودر ۳ به ۸ به شکل زیر میباشد:



#### اکنون با توجه به شکل بالا، کدهای آن را به شرح زیر پیاده سازی می کنیم:

```
module dec(
 2
               Α,
 3
               q,
 4
               enable
 5
      );
 6
 7
       //define variables
 8
       input [2 : 0] A;
9
       wire [2 : 0] Abar;
10
       output [7 : 0] q;
11
       input enable;
12
       wire enablebar;
13
14
       //not inputs & enable
15
      not (Abar[0], A[0]);
16
       not (Abar[1], A[1]);
17
       not (Abar[2], A[2]);
18
       not (enablebar, enable);
19
20
       //implement decoder
21
       and(q[0], Abar[2], Abar[1], Abar[0], enablebar);
22
       and(q[1], Abar[2], Abar[1], A[0], enablebar);
23
       and(q[2], Abar[2], A[1], Abar[0], enablebar);
24
       and(q[3], Abar[2], A[1], A[0], enablebar);
25
       and (q[4], A[2], Abar[1], Abar[0], enablebar);
26
       and(q[5], A[2], Abar[1], A[0], enablebar);
       and(q[6], A[2], A[1], Abar[0], enablebar);
27
28
       and(q[7], A[2], A[1], A[0], enablebar);
29
30
      endmodule
31
```


حال به سراغ انكودر ميرويم. دياگرام داخلي انكودر نيز در تصوير زير موجود ميباشد:



سپس با توجه به شکل بالا، با استفاده از گیتهای or و همچنین گیتهای and به منظور or و میباشد: کردن encoder به پیاده سازی encoder خود می پردازیم که کدهای آن در تصویر زیر موجود میباشد:

```
1
     module enc(
 2
               Α,
 3
               q,
               enable
 4
 5
     -);
 6
 7
       //define variables
8
       input [7:0] A;
 9
       output [2 : 0] q;
10
       input enable;
11
       wire [2 : 0] outp;
12
       wire enablebar;
13
14
       //implement encoder
15
       not (enot, en);
16
       or(outp[0], A[1], A[3], A[5], A[7]);
17
       or(outp[1], A[2], A[3], A[6], A[7]);
18
       or(outp[2], A[4], A[5], A[6], A[7]);
19
       //make it low active
20
21
       and(q[0] ,outp[0], enablebar);
22
       and(q[1] ,outp[1], enablebar);
23
       and (q[2], outp[2], enablebar);
24
25
      endmodule
26
```

در اینجا کافیست تا مالتی پلکسر ۴ به ۱ را نیز طراحی کنیم تا مدارمان کامل شود. دیاگرام داخلی مالتی پلکسر نیز در عکس زیر نمایش داده شده است:




به منظور پیاده سازی شکل بالا، از گیتهای and و or استفاده میکنیم که کد آن در زیر نمایش داده است.

```
module mux (
2
               A,
3
               selector,
4
5
     );
6
7
      //define variables
8
      input [3 : 0] A;
9
      input [1 : 0] selector;
10
      wire [1 : 0] selectorbar;
11
      output q;
12
      wire [3 : 0] outp;
13
14
      //not selectors
15
      not(selectorbar[0], selector[0]);
16
      not(selectorbar[1], selector[1]);
17
18
      //implement mux
19
      and(outp[0], A[0], selectorbar[1], selectorbar[0]);
20
      and(outp[1], A[1], selectorbar[1], selector[0]);
21
      and(outp[2], A[2], selector[1], selectorbar[0]);
22
      and(outp[3], A[3], selector[1], selector[0]);
23
      or(q, outp[0], outp[1], outp[2], outp[3]);
24
25
     endmodule
26
```

### حال با استفاده از گیتهای طراحی شده در بالا، مدار نهایی را پیاده سازی می کنیم:

```
module final(
2
3
                b,
4
                c,
5
                d,
6
                f
       );
8
9
       //define variables
10
       input a, b, c, d;
11
       wire abar, bbar;
12
       output f;
13
14
       wire [2 : 0] outpl;
wire [7 : 0] outp2;
15
       //implement circuit
16
       not(abar, a);
17
       not (bbar, b);
18
     dec a0(
19
                .A({abar, a, bbar}),
20
21
                .q(outp2),
                 .enable(bbar)
     |-);
|= enc al(
22
23
24
                .A(outp2),
                .q(outpl),
25
26
                 .enable(bbar)
27
28
     -);
□ mux a2(
29
                .A({1'b1, outp1[0], outp1[1], outp1[2]}),
30
                .q(f),
31
                 .selector({c,d})
32
      -);
33
      L endmodule
```

#### wave مشاهده شده توسط این بخش نیز به شکل زیر می باشد:




### سوال ٣:


برنامهای به زبان Verilog و به صورت Structural برای یک Verilog بیتی بنویسید که دارای یک سیگنال ورودی به نام select است که با توجه به بن نتیجه جمع یا تفریق را به عنوان خروجی انتخاب میکند. برای این سوال شبیهسازی با استفاده از Waveform انجام دهید.

# پاسخ ۳:

در این یخش برای بیاده سازی مدار Subtractor/Adder باید مدار زیر را در نظر بگیریم:



سپس، همانطور که در شکل بالا نیز مشاهده می شود، ابتدا نیاز داریم تا adder full را پپاده سازی کنیم که دیاگرام داخلی آن مطابق شکل زیر می باشد:



حال برای پیاده سازی adder full فوق کافیست تا با استفاده از گیتهای xor و and و or کد زیر را در در modelsim بنویسیم:

```
module full_adder(
2
               cin,
3
               numl,
4
               num2,
5
               sum,
6
               cout
7
      -);
8
9
      //define variables
10
      input cin, numl, num2;
11
       output sum, cout;
12
       wire outpl, outp2, outp3;
13
14
       //implement full adder
15
       xor (outpl, numl, num2);
16
       and (outp2, num1, num2);
17
       and (outp3, outp1, cin);
18
      xor (sum, outpl, cin);
19
      or (cout, outp3, outp2);
20
21
     - endmodule
22
```

سپس به کمک adder full بالا adder/subtracor را با قطعه کد زیر پیاده سازی می کنیم.

```
module adder_subtractor(
                  numl,
                  num2,
                  selector,
                  sum,
        //define variables
10
         input [3 : 0] numl;
        input [3 : 0] num2;
11
12
         input selector;
13
         output [3 : 0] sum;
14
15
16
17
18
19
20
21
         output cout;
        wire [3 : 0] outpl;
        wire [3 : 0] outp2;
        //implement adder/subtractor
        xor (outpl[0], selector, num2[0]);
        xor (outpl[1], selector, num2[1]);
        xor (outp1[2], selector, num2[2]);
xor (outp1[3], selector, num2[3]);
22
        full_adder a0(selector, num1[0], outp1[0], sum[0], outp2[0]);
full_adder a1(outp2[0], num1[1], outp1[1], sum[1], outp2[1]);
23
24
         full_adder a2(outp2[1], numl[2], outp1[2], sum[2], outp2[2]);
26
        full_adder a3(outp2[2], num1[3], outp1[3], sum[3], cout);
       - endmodule
```

# شکل موج رسم شده نیز در شکل زیر آورده شده است:

