

تمرین سری اول دکتر میثم عبدالهی

الناز رضایی ۹۸۴۱۱۳۸۷

فروردین ۱۴۰۱

## سوال ١:

در این مسئله قصد داریم با بهمبندی ماژولهای ساخته شده، یک ALU بسیار ساده با قابلیت انجام چند عملیات پردازشی محدود را انجام دهد. در ابتدا ماژولهای زیر را طراحی و پیاده سازی کنید:

- ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل جمع این دو را خروجی دهد.
- ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل تفریق عدد اول از عدد دوم را خروجی
   دهد.
  - ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل ضرب آن دو را خروجی دهد.
- ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل تقسیم عدد اول بر عدد دوم را خروجی دهد.
  - ماژولی طراحی کنید که با دریافت دو عدد صحیح، ب.م.م آن دو را خروجی دهد.
- ماژولی طراحی کنید که با دریافت دو عدد صحیح، حاصل عدد اول به توان عدد دوم را خروجی دهد.

در ادامه یک مالتیپلکسر ۴\*۸ پیاده سازی کنید. توجه فرمایید که این مالتیپلکسر باید با استفاده از روش behavioral پیادهسازی شده باشد نه با استفاده از گیتهای منطقی.

در نهایت با توجه به جدول زیر، ALU را طوری پیادهسازی کنید که با دریافت ۲ عدد صحیح و ۳ bit به عنوان عملیاتselector مناسب را انجام دهد:

selector	عمليات
• • •	جمع
•••	تفريق
• ) •	ضرب
• ) )	تقسيم
١	ب.م.م
1.1	توان

توجه فرمایید که اعداد ورودی و خروجی نمایش بیتی ندارند و اعداد صحیح هستند و این سوال صرفا یک شبیهسازی است.

### پاسخ ١:

در ابتدا توابع مورد نظر را پیادهسازی می کنیم.برای چهار عمل اصلی از توابع آماده خود زبان وریلاگ استفاده می کنیم. برای ساخت تابع ب.م.م یک ماژول جدبد پیاده سازی می کنیم. طبق الگوریتم گفته شده در دبیرستان، مقدارش را به صورت behavourial محاسبه می کنیم. سپس با استفاده از سوییچ کیس، یک مالتیپلکسر طراحی نموده و به کمک آن ماژولها را به هم وصل می کنیم.

```
module ALU (input [31:0] inpl,input [31:0] inp2,input [2:0] select,output reg [31:0] res);
       reg [31:0] tmp1;
       reg [31:0] tmp2;
      reg [31:0] swap;
      reg done ;
      wire [31:0] gcd ;
10
      GCD g0 (inpl,inp2,gcd);
11
      always @(*)
12
13
    p begin
              case (select)
                      3'b000 : res <= inpl+inp2;
                      3'b001 : res <= inp2-inpl;
16
17
18
19
                      3'b010 : res <= inpl*inp2;
                      3'b011 : res <= inpl/inp2;
                      3'b100 : res <=gcd;
                      3'b101 : res <=inpl**inp2 ;
                      default : res <= inpl+inp2 ;</pre>
23
      end
24
25
     endmodule
    module GCD (
29
30
       input [31:0] a, b,
31
       output reg [31:0] res
32
       );
33
       reg [31:0] A, B, swap;
34
       integer done;
35
       always @(*)
    begin
36
37
       done = 0:
       A = a; B = b;
38
39
       while ( !done )
40
     p begin
    if (A < B)
□ begin
41
42
43
       swap = A;
44
        A = B;
45
       B = swap;
46
       end
47
       else if ( B != 0 )
48
       A = A - B;
49
       else
50
       done = 1;
51
       - end
```

52 53

res = A;

endmodule

```
60
     module ALU tb;
61
       reg [31:0] a;
62
       reg [31:0] b;
63
       wire [31:0] res;
64
       reg [2:0] s;
65
66
67
68
      localparam period = 20;
69
70
71
72
      ALU a0(a, b, s,res);
73
74
75
76
      initial
77
     p begin
78
79
       a = 8;
       b = 4;
80
       s = 0;
81
82
       #period;
83
84
85
86
       a = 4;
       b = 8;
s = 1;
87
88
89
      #period;
```

```
a = 8;
b = 4;
s = 2;
  93
94
95
96
97
98
99
              #period;
100
101
102
103
              a = 8;
b = 4;
s = 3;
              #period;
104
105
106
107
108
109
              a = 8;
b = 4;
s = 4;
               #period;
111
112
113
114
115
116
              a = 8;
b = 4;
s = 5;
117
118
119
120
              #period;
121
122
123
124
125
126
              end
               $\pi\text{monitor("INPUT VALUES: \t a = \pi b b = \pi b s = \pi b \t OUTPUT VALUE: \t res = \pi b", a, b, s, res);
            endmodule
```


# 

# سوال ٢:

یک حافظه Cache و یک Cache Controller را با توجه به نکات زیر پیاده سازی نمایید.

- اندازه حافظه Cache برابر ۶۴ کیلوبایت خواهد بود.
- هر Block حافظه ۴ word را ذخیره میکند. (هر word ۳۲ بیت را در خود جای میدهد.)
- حافظه Cache دارای valid bit میباشد تا نشان دهد داده درون یک Block معتبر است یا خیر.
  - Address bus حافظه اصلی ۳۲ بیت است و Data Bus حافظه اصلی ۱ Word میباشد.
- به ازای هر عملیات Read از Cache میبایست مرتبه Hit Signal را تعیین نمایید. (سیگنال است و وقتی داده درون Cache پیدا شد این سیگنال باید ۱ شود و در غیر این صورت ۱ (

# 64KB Cache with 4-word (16-byte) blocks



#### پاسخ ۲:

در ابتدا یک ۱۴۴ cache تایی تعریف می کنیم. سپس ۱۶ بیت برای و ۱۲ بیت برای و ۱۲ بیت برای offset block نیاز داریم. می کنیم. به علاوه به ۲ بیت برای offset byte نیاز داریم.


سپس متغیرهای تعریف شده در بخش بالا را مقدار دهی اولیه می کنیم و شرایط را با استفاده از if چک می کنیم که اگر آدرس tag بلوک با tag خانه حافظهمان یکی بود و bit valid برابر با یک بود، hit رخ دهد و مقدار متغیر hit را برابر با ۱ قرار می دهیم و دیتا موجود در آن را به خروجی انتقال می دهیم. به علاوه نیاز به طراحی تست بنچ هم با توجه به خواسته سوال داریم.

#### کدهای آن:

```
input [31:0] addres, output reg [31:0] data,output reg hit);
     F module cache_el (
                reg [144:0] cache_4k [11:0];
                reg [15:0] tag;
                reg [11:0] index;
                reg [1:0] byteofset;
                reg [1:0] blockofset;
10
                always @(*)
11
12
                         begin
                         byteofset <= addres[1:0];
blockofset <= addres [3:2];</pre>
13
14
                         index <= addres[15:4];</pre>
                         tag <= addres[31:16];
                         data =0;
17
                         hit = 0;
18
19
20
21
                         if(cache_4k[index][143:128] == tag && cache_4k[index][144] == 1)
                                  begin
                                           hit =1:
                                           case(blockofset)
22
                                                    0'b00:data <= cache_4k[index][31:0];
                                                    0'b01: data <= cache_4k[index][63:32]
24
                                                    0'b10: data <= cache_4k[index][95:64]
25
26
                                                    0'bl1 : data <= cache_4k[index][127:96] ;
                                                    endcase
27
28
                         end
                         end
29
30
                         initial
31
                                  begin
                                           cache_4k[8][31:0] = 10;
                                           cache_4k [8] [128+16] =1;
cache_4k [8] [127+16:128]= 14;
33
34
```

```
| Cache_4k[24][$:32] = 5;
| cache_4k[24][$:32] = 5;
| cache_4k[24][$:32] = 5;
| cache_4k[24][$:32] = 3;
| documental to the state of th
```

# نتايج خروجي توسط تست بنچ:



#### سوال ٣:

با استفاده از زبان Verilog یک صف اولویت بسازید. این صف ۱۶ خانه دارد که هرکدام از خانهها Dequeue و Enqueue به بیت را در خود ذخیره میکند. این صف دو سیگنال جهت عملیاتهای Enqueue و Dequeue به منظور وارد کردن داده و خارج کردن داده از صف را دارد. در صف اولویت، هر بسته دارای اولویت است؛ بدین شکل که بسته ای با اولویت بیشتر جلوتر از بسته با اولویت کمتر قرار میگیرد. مقدار قطعی هر بسته اولویت این را تعیین میکند. (هر چه عدد بزرگتر، اولویت بیشتر) فرض کنید مقادیر بستهها اعداد Unsigned هستند.

#### پاسخ ۳:

در صف عادی از روش خروج به ترتیب ورود (FIFO) استفاده می شود. در این تکنیک داده ها به ترتیب ورود پشت سر هم در صف قرار می گیرند؛ بنابراین اولین داده ورودی اولین داده خروجی نیز خواهد بود. اما در صف اولویتدار برای هر داده اولویتی – نه لزوماً منحصربه فرد – مشخص می شود. صف های عملیات دو عمل enqueue و dequeue را پشتیبانی می کنند. در این سوال برای پیاده سازی صف اولویت از روش آرایه استفاده می کنیم:

ابتدا آرایهای با ظرفیت ۱۶ خانه ۸ بیتی تعریف می کنیم. سپس if را برای دستور read و read می نویسیم و عملیات queue و dequeue را در آنها پیاده سازی می کنیم. در انتها مانند دو بخش قبل testbench را پیاده سازی می کنیم.

#### کدهای مربوطه:

```
□ module queue(
                inout unsigned[7:0] data,
                input read, write
       );
       reg unsigned[8:0] m [15:0];
       reg unsigned[7:0] data1, max_data;
       reg hitw, hitr;
       reg[7:0] data_reg;
always @(*)
                         datal = data;
13
                         hitw=0:
                         hitr=0;
                         max=0;
                         if(write)
17
18
                                  begin
                                          for (i=0 ; i < 16; i=i+1)
                                                   begin
                                                            if(!hitw)
                                                                     if(!mem[i][8])
22
23
                                                                                      m[i][7:0]<=datal;
                                                                                      m[i][8]<=1'b1;
26
27
28
                                                   end
                         if (read)
```

```
if(m[i][8])
begin
                                                                                                                                                                         max_data=m[i][7:0];
max=i;
                                                                                                                                                          end
                                                                                                                           end
                                                                                                                                           else if(m[i][8])
begin
                                                                                                                                                                        if(m[i][7:0]>max_data)
    begin
                                                                                                                                                                                                         max_data=m[i][7:0];
max=i;
                                                                                                                                                                                          end
                                                                                                                                                          end
                                                                            end
m[max][8] = 0;
data_reg = max_data;
                                                             end
              assign data = data_reg;
endmodule
       module queue_tb;
reg eng;
reg deq;
wire unsigned [7:0] inw;
                                    reg unsigned [7:0] in;
assign inw=in;
queue uut (
.write(enq),
.read(deq),
61
62
63
64
65
66
67
70
71
72
73
74
75
76
77
80
81
82
83
84
85
86
87
88
88
89
90
                                   .reau(dec
.data(inw
);
initial begin
enq = 0;
deq = 0;
in = 0;
#10;
enq = 1;
deq = 0;
in = 2;
#10;
enq = 1;
deq = 0;
in = 5;
#10;
enq = 1;
deq = 1;
in = 10;
#10;
                                                      .data(inw)
                                                      in = 10;

#10;

enq = 1;

deq = 0;

in = 0;

#10;
                                    end
               endmodule
```

# نتايج تست بنچ:

