به نام او نام خانوادگی: شماره دانشجویی:

توجه:

• تارىخ تحوىل : 1400/10/20

• این تمرین 20 نمره امتیازی دارد.

دانشکده مهندسی کامپیوتر

مدرس:

دكتر محسن سرياني


10

سوالات فصل 4و 5 پترسون (نمونه 4)


1 برای هر مورد latency های زیر داده شده است .

	I-Mem	Add	Mux	ALU	Regs	D-Mem	Sign-Extend	Shift-Left-2
a.	200ps	70ps	20ps	90ps	90ps	250ps	15ps	10ps
b.	750ps	200ps	50ps	250ps	300ps	500ps	100ps	Ops

الف) اگر تنها کار لازمی که در یک processor باید انجام بشود ، processor الف) اگر تنها کار لازمی که در یک cycle time را برای هر مورد a , b جداگانه پیدا کنید .



ب) یک data path را مطابق شکل زیر در نظر بگیرید ، فرض کنید processor ما فقط یک نوع cycle ، برای این مورد unconditional pc relative branch ، برای این مورد time برای این data path بدست آورید و شکل مراحل بکشید .



10				برای اجرای هر ب	ن میزان مصرف انرژی رژی و زمان مورد نیاز ا را ناچیز درنظر بگیرید	مصرف ان
	I-Mem	1 Register Read	Register Writ	D-Mem R	ead D-Mem Writ	е
	140рЈ	70pJ	60pJ	140pJ	120pJ	
	I-Mem	Control	Register Read or W	rite ALU	D-Mem Read or W	rite
	200ps	150ps	90ps	90ps	250ps	
10	ای اجرای add r5, r2, r1 lw r3, 4(r5) lw r2, 0(r2) or r3, r5, r3 sw r3, 0(r5) را مار کنید.	دار مصرف انرژی بر رید: باشد به تعداد لازه وجود داشته باشد :	مه کنید. نرژی کدام است؟ مق مرحله ای در نظر بگی ست اجرا شوند. یا جابجایی دستورات مان رفته باشد ction	ررد را با هم مقاید ا از نظر مصرف ا یا cc خط لوله ۵ ترتیب و نتیجه در که امکان تغییر شته باشد اما یاد	در انرژی برای اجرای لازم است؟ این دو مو است؟ این دو مو است کنید. اسکنید. ملیات زیر را برای اجر امکان forwarding نورات قرار دهید تا با تورات قرار دهید تا با تورات و اربرای حالج تا با زالف) را برای حالج میم چه اتفاقی ممکن اسیم چه اتفاقی ممکن اس	مرحلهای ب) بدتریا آن را حس مالسله ع الف) اگر میان دسن ب) قسم ج) اگر Bg
10		-	-	ظر بگیرید که برر	رین تأثیر اجزای همزما با دستورات زیر را درنا در ابتدا 0 = [1]X =	دو پردازه
		P1		P	2	
		X[0] ++; X[1] = 3;	X[0] = 5;	X[1] +=2;	
	وق را			•	۔ دیر ممکن در بلوک را ترین و بدترین حالت ت	`

10	در قطعههای چندپردازنده ای (CMP) چندین هسته به همراه cache هایشان برروی یک قطعه	8
	دارند. جدول زیر miss rate های مربوط به دو تست اجرا شده برروی یک CMP با cache	
	خصوصی و یک پردازنده با cache مشترک را نشان میدهد:	
	Private Shared	
	Benchmark A misses-per-instruction 0.30% 0.12%	
	Benchmark B misses-per-instruction 0.06% 0.03%	
	جدول زیر هم hit latency ها را نشان میدهد:	
	Private Cache Shared Cache Memory	
	5 20 180	
	الف) کدام طراحی cache برای هرکدام از تست ها بهتر است؟ توضیح دهید.	
	ب) hit latency (جای مشترک به نسبت بزرگتر شدن CMP افزایش می یابد. قسمت	
	(الف) را برای حالتی که اندازه CMP دو برابر شود تکرار کنید.	
10	در این تمرین فرض کنید هیچ گونه stall نداریم. و همچنین دستورات در جدول زیر به تفکیک آمده	9
	اند:	
	بر این اساس به سوالات زیر پاسخ دهید:	
	add addi not beg lw sw	
	20% 20% 0% 25% 25% 10%	
	الف) در چه کسری از دستورات از data memory استفاده می شود؟	
	ب) در چه کسری از چرخهها ورودی sign-extend است؟ مدار در هنگامی که ورودی نیاز نیست چه میکند؟	
	ا پی این در این	
10	- حلقه زیر را در نظر بگیرید.	10
	loop:lw r1,0(r1)	
	and r1,r1,r2	
	lw r1,0(r1)	
	lw r1,0(r1) beg r1,r0,loop	
	TOTAL COMP. TRANSPORT VIOLENCE	
	و همچنین خط لوله هیچ محدودیتی ندارد اعم از تاخیر و	

واكشى ب) در ب) در مور الف) - الف) - الف) - الع) - الم) - الم الم) - الم) - الم الم) - الم الم) - الم) - الم) - الم) - الم الم) - الم الم) - الم الم) - الم الم) - الم الم) - الم الم) - الم الم الم) - الم الم الم الم الم الم الم الم الم الم							
	لف) نمودار خط لو	له را برای چرخه	سوم رسم کنید	. (به صورت کاه	ىل از ھمان	بتداکه دستورات	
	واکشی میشوند.)						
	ب) در چند درصد حالات کل اجزای خط لوله درگیرند؟						
	در مورد تصحیح or	مورد تصحیح single error detecting و double error detecting به سوالات زیر پاس				ِ پاسخ دھید	10
	الف) حداقل تعداد parity bit مورد نياز براى محافظت يک کلمه 128 bit با استفاده از						
	SEC/DEC چند تاس						
	ب) یک کد SEC را د	ر نظر بگیرید که	از كلمات 8 بيتي	با ۴ بیت arity	pa محافظت	ی میکند. اگر مقدار	
	. `` : 0 x375 خوانده شود		_	-	-		
		7 . 9 - 0,55 -	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	- J. J. J.			
		یه سوالات باس	 خ دهید:				10
	با توجه به جدول زیر						
	با توجه به جدول زیر			nysical DRAM	P	The second second second	
	با توجه به جدول زیر (Bize (byte)		Page	nysical DRAM Installed	the second second	Virtual Address	
		Size P			the second second	Virtual Address	
		Size P GB تک س page ta افظه فیزیکی نیاز	Page 4 ا طحی چه تعداد	Installed 16 GiB	(bits)	43	
	ي (byte) 4 الف) برای یک ble چه مقدار ح	Size P GB تک س page ta افظه فیزیکی نیاز	Page 4 ا طحی چه تعداد	Installed 16 GiB	(bits)	43	
	الف) برای یک ble لف چه مقدار ح ب) جدول زیر را نیز	الله الله الله الله الله الله الله الله	Page 41 طحی چه تعداد است؟	16 GiB تیاز است PTE	(bits) ۱۶ برای ذخی	43 ره همان page	
	الف) برای یک ble لف یا برای یک table چه مقدار ح ب) جدول زیر را نیز	Size P GB تک س page ta افظه فیزیکی نیاز در نظر بگیرید: Protoction	Page 41 طحی چه تعداد است؟ Modified	16 GiB تیاز است PTE VA Page	(bits) ۱۶ برای ذخی	43 ره همان page	
	الف) برای یک ble الف) برای یک table چه مقدار ح ب) جدول زیر را نیز PA Pago	P page ta تک سافظه فیزیکی نیاز در نظر بگیرید: Protection	Page 41 42 45 45 47 48 48 48 48 48 48 48 48 48 48 48 48 48	16 GiB تیاز است PTE VA Page	(bits) ؟ برای ذخی Valld	page ره همان Entry-ID	