

گزارشکار آزمایش چهارم درس آزمایشگاه معاری اعضای گروه: اعضای گروه: حوریه سبزواری، عرشیا آرین نژاد، الناز رضایی

هدف آزمایش:


شمارنده آسنکرون (Asynchronous Counter) از فلیپ فلاپهایی که به صورت سری به یکدیگر متصل شدهاند، بهره میگیرد تا بتواند پالس کلاک ورودی را به صورت موجی در طول شمارنده حرکت دهد. در این آزمایش به بیان اصول کاری شمارندههای آسنکرون می پردازیم.

گر یک شارنده آسنکرون با ۱۶ MOD را انتخاب کنیم و آن را با گیتهای منطقی اضافی اصلاح کنیم، میتوانیم به خروجی شارنده دهدهی (مدار مقسم بر ده) دست یابیم و از آن در شارندههای دسیمال استاندارد و مدارات حسابی (Arithmetic) استفاده کنیم.

این شهارنده ها معمولا تحت عنوان شهارنده های ده دهی (Decade Counter) شناخته می شوند. در یک شهارنده ده دهی نیاز است تا زمانی که شهارش به ضرایب ده برسد، خروجی به مقدار صفر ریست شود. به عبارت دیگر خروجی باید برابر با DCBA=1010 باشد. برای رسیدن به این هدف، باید وقوع این حالت را به ورودی ریست مدار فیدبک دهیم. یک شهارنده با رشته شهارش از ۲۰۰۰ باینری (BCD = 9)تا ۲۰۰۱ (BCD = 9)تا (BCD = 9)تا (BCD = 9)تا ۵ به ارتده می شود؛ زیرا دنباله ده حالتی خروجی آن ههان کد BCD است. اما شهارنده های ده دهی باینری بسیار متداول تر هستند.

یک مثال بسیار خوب از شهارنده MOD-m که از مدار ترکیبی خارجی برای تولید یک شهارنده MOD-10 استفاده میکند، شهارنده ده دهی است. شهارنده ده دهی (مقسم بر ۱۰) مانند TTL 74LS90 دارای ده حالت در دنباله شهارش خود است و در نمایشگرهای ارقام به عنوان رابط کاربری بسیار کاربرد دارد.

شهارنده ده دهی دارای ۴ خروجی است و میتواند اعداد ۴ بیتی باینری تولید کند. همچنین با استفاده از گیتهای AND و OR میتوان وقوع شهارش ۹ را تشخیص داد و شهارنده را به مقدار ۰ ریست کرد. ههانند سایر شهارندههای MOD ، این شهارنده نیز پالسهای کلاک را یکی پس از دیگری دریافت میکند و از ۰ تا ۹ شهارش را انجام میدهد. زمانی که شهارش به ۹ دسیهال برسد، شهارنده به جای اینکه ۱۰ دسیهال یا ۲۰۱۰ باینری را بشهارد، به مقدار ۰ ریست می شود.




شهارنده ی بالاشهار دهدهی آسنکرون با استفاده از T_FlipFlop

کد vhdl ک

```
32 entity counter is
    33
    34
            T: in std logic;
    35
            clk: in std logic;
    36
            rst: inout std logic;
            output: out std logic vector (3 downto 0)
    37
    38
    39 end counter;
    40
    41 architecture Behavioral of counter is
    42
    43
       component T_FF is
    44
         port (
    45
          T, reset, clk: in std logic;
    46
           Q: inout std logic
    47
    48 end component T FF;
    49
    50 component NAND1 is
         port (
    51
          A, B: in std_logic;
    52
    53
           C rout std logic
    54
    55 end component NAND1;
    56
    57 signal Q0, Q1, Q2, Q3: std_logic;
    58 signal res : std logic;
    59
   60 begin
  63 T1: T_FF port map(T => T, reset => res, clk => not Q0, Q => Q1);
  64 T2: T FF port map (T => T, reset => res, clk => not Q1, Q => Q2);
  65 T3: T_FF port map(T => T, reset => res, clk => not Q2, Q => Q3);
  66 nl : nandl port map (A => Q1, B => Q3, C => res);
     output (0) <= Q0;
  68 output(1) <= Q1:
  69 output(2) <= Q2;
  70 output (3) <= Q3;
  72 end Behavioral:
33
   entity T FF is
34
       port (
        T, reset, clk: in std logic;
35
         Q: inout std logic
36
37
       );
38
    end entity T FF;
39
40
    architecture Behavioral of T FF is
41
       begin
42
       process (reset, clk) is begin
            if reset = 'l' then
43
             0 <= '0';
44
45
            elsif(rising_edge(clk)) then
               Q <= Q xor T;
46
47
            end if;
       end process;
48
```

```
34
35 ENTITY counter test IS
36 END counter_test;
37
38 ARCHITECTURE behavior OF counter test IS
39
         -- Component Declaration for the Unit Under Test (UUT)
40
41
         COMPONENT counter_async
42
         PORT (
43
44
              T : IN std logic;
45
              clk : IN std_logic;
              rst : INout std_logic;
46
              output : OUT std_logic_vector(3 downto 0)
47
48
             );
         END COMPONENT;
49
50
51
52
        -- Inputs
        signal T : std logic := '1';
53
54
        signal clk : std logic := '0';
        signal rst : std logic := '0';
55
56
57
        --Outputs
        signal output : std logic vector (3 downto 0);
58
59
        -- Clock period definitions
 60
        constant clk_period : time := 10 ns;
61
62
63 BEGIN
64
       -- Instantiate the Unit Under Test (UUT)
65
      uut: counter_async PORT MAP (
66
             T => T,
67
68
             clk => clk,
             rst => rst,
69
70
             output => output
           ):
71
72
      -- Clock process definitions
73
74
      clk_process :process
75
      begin
         clk <= '0';
76
         wait for clk_period/2;
77
         clk <= '1';
78
         wait for clk_period/2;
79
80
      end process;
81
82
      -- Stimulus process
83
      stim proc: process
84
85
      begin
          -- hold reset state for 100 ns.
86
87
         wait for 100 ns;
88
89
         rst <= '1' after 50 ns, '0' after 100 ns;
90
91
        wait for clk_period*10;
92
         -- insert stimulus here
93
94
         wait;
95
      end process;
96
```



یک شهارندهی پایینشهار دودویی ۴بیتی:

: vhdl کد

```
32 entity counter2 is
33
       port (
34
         T: in std logic;
         clk: in std logic;
35
         rst: in std logic;
36
         output: out std logic vector (3 downto 0)
37
       );
38
    end counter2;
39
40
    architecture Behavioral of counter2 is
41
42
   component T FF is
43
44
      port (
45
       T, reset, clk: in std logic;
        Q: inout std logic
46
47
48
    end component T FF;
49
50 signal Q0, Q1, Q2, Q3: std logic;
51
52 begin
53 T0: T_FF port map(T => T, reset => rst, clk => clk, Q => Q0);
54 T1: T FF port map (T => T, reset => rst, clk => Q0, Q => Q1);
55 T2: T FF port map(T => T, reset => rst, clk => Q1, Q => Q2);
56 T3: T FF port map (T => T, reset => rst, clk => Q2, Q => Q3);
57
58 output(0) <= Q0;
59 output(1) <= Q1;
60 output (2) <= Q2;
61 output (3) <= Q3;
```

```
64
65
       -- Instantiate the Unit Under Test (UUT)
       uut: counter async decreasing PORT MAP (
66
              T => T,
67
              clk => clk,
68
              rst => rst,
69
70
              output => output
71
            );
72
       -- Clock process definitions
73
74
       clk process :process
       begin
75
          clk <= '0';
76
          wait for clk period/2;
77
78
          clk <= '1';
79
          wait for clk_period/2;
       end process;
80
81
82
83
       -- Stimulus process
       stim_proc: process
84
       begin
85
          -- hold reset state for 100 ns.
86
         wait for 100 ns;
87
88
89
          rst <= '1' after 100 ns, '0' after 200 ns;
90
         wait for clk period*10;
91
92
          -- insert stimulus here
93
94
          wait;
95
       end process;
96
97
98 END;
```

