

درس: آزمایشگاه معماری کامپیوتر(جلسه هشتم)

• مروری بر VHDL(ادامه)

• آزمایش هفتم

نیمسال اول ۱۴۰۱

#### نکات دستور case-when

```
CASE temp IS
                                             • می توان در choiceها بازه قرار دهیم (type غیر Vector).
    WHEN 0 \Rightarrow
                                                   • می توان در choiceها از ایراتورها نیز استفاده نمود.
    WHEN 1 to 3 \Rightarrow
                                                       • Choice ها نباید با هم overlap داشته باشند.
    WHEN "01" to "11" =>--ILLEGAL
                                              • از دستور case-when معمولا در طراحی ماشین حالتها
    WHEN 4|5|6 =>
                                                و مدارهای دارای انتخاب بدون اولویت استفاده میشود.
    WHEN 6|7|8 \Rightarrow --ILLEGAL
    WHEN OTHERS =>
                                               • زیرا ترتیب در نوشتن انتخابها مهم است، با تایید شدن
          NULL;
END CASE:
                                                        یک case، از آن case statement خارج می شود.
```

#### Arithmetic Logic Unit

واحد ALUخود از دو واحد داخلی تشکیل شده است:

واحد محاسبه که بخش های محاسباتی ریاضی را انجام میدهد و با نام Arithmetic Unit شود که مخفف کلمه Arithmetic Unitاست.

واحد منطق که عملیات های منطقی را روی داده ها انجام می دهد و با نام LUکه مخفف کلمه Logic Unitاست شناخته می شود.

### Arithmetic Logic Unit(cont.)

ALU پردازنده بیشتر به عنوان بخشی از پردازنده طراحی و ایجاد شده است و تنها واحدی است که در پردازنده وظیفه محاسبه جمع و تفریق ها را بر عهده دارد. همچنین در خصوص عملیات ضرب که در خصوص عملیات ضرب را بین دو عدد صحیح از نوع ALUانجام دهد.

عملیات تقسیم نیز در واحد ALUپردازنده تحت شرایط خاصی انجام می شود. عملیات تقسیم معمولاً در پردازنده ها توسط بخش های محاسباتی شناور یا همان |Floating Point Unit

این واحد کار انجام عملیات های محاسباتی را در پردازنده ها انجام می دهند. منظور از عملیات های محاسباتی منطقی عملیات های جمع و تفریق و ضرب است. همچنین عملیات های AND – OR – XORو انجام می شود.

در واحد ALUبر اساس پهنای اختصاص یافته در ساختار پردازنده امکان انجام عملیات ها با توان متفاوت وجود دارد. به عنوان مثال اگر واحد محاسبه و منطق به صورت گذرگاه ۴ بیتی باشد می تواند حداکثر از ۱۶ عمل مختلف پشتیبانی کند.

#### Arithmetic Logic Unit(cont.)

خروجی های واحد محاسبه و منطق را شکل های مختلف تشکیل می دهند:

مهمترین خروجی های واحد ALUعبارتاند از:

رقم نقلی

این نوع رقم ها معمولاً در عملیات های جمع رخ می دهد.

رقم قرضى:

این نوع رقم ها معمولاً در عمل تفریق به وجود می آیند.

بیت سرریز:

بیت سرریز یا همان Overflow که معمولاً در اثر عمل شیفت باینری رخ می دهد.

بر اساس استاندارد ها عملیات های زیادی در واحد محاسبه و منطق انجام می شود. این عملیات ها شامل اعمال حسابی مانند عمل جمع، جمع با رقم نقلی، تفریق، تفریق، تفریق با رقم قرضی، محاسبه مکمل دوم یک عملوند، افزایش و کاهش یک واحدی یکی از عملوندها و همچنین عمل منطقی بین بیت ها مانند اعمال محاسبه ای AND و OR و XORمی باشد.

همچنین در واحد ALUاعمال شیفت بیتی مانند اعمالی که در آن یک عملوند به سمت چپ یا راست شیفت داده می شود و شامل شیفت منطقی، شیفت حسابی و چرخش نیز انجام می شود.

```
library IEEE;
                                                            کد یک مثال برای آشنایی با عملکرد در سطح مدلسازی
use /IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
                                 طول داده های ما
use ieee.NUMERIC STD.all;
entity ALU is
  generic (constant shift no : natural := 1; --number of shited or rotated bits
         constant width : natural := 16);
                                                                          دقت شود که این مدار کاملا combinational است
 Port (A, B : in STD LOGIC VECTOR (width-1 downto 0);
      ALU OUT : out STD LOGIC VECTOR (width-1 downto 0);
      Carryout : out std logic); -- Carryout flag
end ALU;
architecture Behavioral of ALU is
  signal Result : std logic vector (width-1 downto 0);
begin
                                                         یک نتیجه temporary
process(A, B, ALU SEL) --PAY ATTENTION TO THE INPUTS
  یک بیت بیشتر (width downto 0); یک بیت بیشتر
begin
  temp := (others => '0');
  CASE (ALU SEL) IS
     WHEN "0000" => -- Addition
        temp := ('0' \& A) + ('0' \& B);
                                                                       جلوگیری از ایجاد latch ブ
        Result <= temp(width-1 downto 0);
     WHEN "0001" => -- Subtraction
        temp := ('0' & A) - ('0' & B);
        Result <= temp(width-1 downto 0);
```

```
CASE (ALU SEL) IS
   WHEN "0000" => -- Addition
      temp := ('0' \& A) + ('0' \& B);
      Result <= temp(width-1 downto 0);
   WHEN "0001" => -- Subtraction
      temp := ('0' & A) - ('0' & B);
      Result <= temp(width-1 downto 0);
   WHEN "0010" => -- Multiplication
      Result <= std_logic_vector(to_unsigned((to_integer(unsigned(A)) * to_integer(unsigned(F
   WHEN "0011" => -- Division
      Result <= std_logic_vector(to_unsigned(to_integer(unsigned(A)) / to integer(unsigned(B)
   WHEN "0100" => -- Logical shift left
      Result <= std logic vector(unsigned(A) sll shift no);
   WHEN "0101" => -- Logical shift right
      Result <= std logic vector(unsigned(A) srl shift no);
                                                                                                        عملیات حسابی
   WHEN "0110" => -- Rotate left
      Result <= std logic vector(unsigned(A) rol shift no);
   WHEN "0111" => -- Rotate right
      Result <= std logic vector(unsigned(A) ror shift no);
                                                                                                             مقايسه
   WHEN "1000" => -- Logical and
                                                                                                کار های دلخو اه به انتخاب
      Result <= A and B:
   WHEN "1001" => -- Logical or
                                     دقت شود که به علت استفاده از / * لزوما این ماژول قابل سنتز نیست و بیشتر جنبه ی مدلسازی دار د
      Result <= A or B;
   WHEN "1010" => -- Logical xor
      Result <= A xor B;
   WHEN "1011" => -- Logical nor
      Result <= A nor B;
   WHEN "1100" => -- Logical nand
      Result <= A nand B;
```

```
Result <= A nand B;
      WHEN "1101" => -- Logical xnor
         Result <= A xnor B;
      WHEN "1110" => -- Greater comparison
         if(A>B) then
           Result <= (others => '1') ;
         else
           Result <= (others => '0');
         end if:
      WHEN "1111" => -- Equal comparison
         if(A=B) then
           Result <= (others => 'l') ;
         else
           Result <= (others => '0');
         end if:
     WHEN OTHERS => Result <= (others => 'X');
                                                    تعریف حالت default
  END CASE;
  Carryout <= temp(width); -- Carryout flag
end process;
  ALU OUT <= Result; -- ALU out
end Behavioral:
```

```
process
   begin
      -- hold reset state for 20 ns
      A <= x"000A";
      B <= x"0002";
      ALU Sel <= x"0";
      wait for 20 ns:
      for i in 1 to 15 loop
         ALU Sel <= ALU Sel + x"1";
      wait for 20 ns:
      end loop;
      ALU Sel <= x"0"; --Addition
      A \leq x''FFFFF'';
      B <= x"0100";
      wait for 20 ns;
      ALU Sel <= x"1"; --Subtraction
      A \le x"0000A";
      B \le x"00F6";
      wait for 20 ns;
   wait:
end process;
```

END;

### نوشتن testbench

بررسى عملكرد

				320.000 ns				
Name	Value		300 ns		350 ns	400 ns	450 ns	500 ns   55
▶ <b>■</b> a[15:0]	ffff	000a		ffff X			000a	
▶ <b>■</b> b[15:0]	0100	0002		0100			00f6	
alu_sel[3:0]	0000	\ 1110	1111	(0000)			0001	
alu_out[15:0]	00ff	f \ ffff	0000	OOff X			ff14	
1 carryout	1							
Ū₀ i	1					1		

## مشکل ایجاد شدن Latch در طراحی و روش از بین بردن آن

- اساسا Latch زمانی ایجاد میشود که در یک Combinational Process و در یک Latch زمانی ایجاد میشود که در یک «assignment» یک خروجی تحت تمامی حالتها یا شرطهای امکانپذیر، مقدار نگیرد. یعنی برای مثال در یک شرط یا حالت، مقداردهی به آن خروجی فراموش شود و از قلم بیفتد. معمولا ایجاد میکند.
   توسط طراح اتفاق می فتد. در این حالت ابزار سنتز کننده، عبارت شرطی ناتمامی ایجاد میکند.
  - ایجاد Latch هنگام سنتز مدار مطلوب نیست، زیرا باعث افزایش مساحت، delay و تغییر timing مدار می شود.
    - این Latch در مدارهای ترکیبی (بدون Clock) ایجاد میشود. در مدارهای ترتیبی این مشکل وجود ندارد.

# چگونگی رفع مشکل ایجاد latch

```
process (din, en)
   begin
       if en = '1' then
          dout1 <= din;
       end if:
-- Solution 1:
      if en = '1' then
          dout1 <= din;
     else
          dout1 <= ...;
     end if:
end process;
```

```
process (din, en)
  begin
    dout1 <= '0';
  if en = '1' then
    dout1 <= din;
  end if;</pre>
```

درون process مشکلی از جهت چندبار مقداردهی به یک سیگنال وجود ندارد پس با مقداردهی اولیه می توانیم مشکل را رفع کنیم.

```
WARNING:Xst:737 - Found 1-bit latch for signal <doutl>. Latches may be generated from incomplete case or if statements. We do not recommend the use of latch warning:Xst:737 - Found 1-bit latch for signal <dout2<3>>. Latches may be generated from incomplete case or if statements. We do not recommend the use of 1 warning:Xst:737 - Found 1-bit latch for signal <dout2<1>>. Latches may be generated from incomplete case or if statements. We do not recommend the use of 1 warning:Xst:3002 - This design contains one or more registers/latches that are directly incompatible with the Spartan6 architecture. The two primary causes of this is either a register or latch described with both an asynchronous set and
```


چگونگی رفع مشکل ایجاد latch (ادامه)

```
-- Incomplete Assignment:
 dout2 <= "0101" when sel = "00" else
             "0111" when sel = "01" else
            "1111" when sel = "10"
 -- Solution :
    dout2 <= "0101" when sel = "00" else
              "0111" when sel = "01" else
             "1111" when sel = "10"
             else (others => '0');
end Behavioral:
```

# مشکل ایجاد شدن Latch در طراحی و روش از بین بردن آن - ادامه


- راه حل ۱: در دستورهای شرطی از جمله case-when if-then-else و ... دقت شود که تمامی حالات ممکن در نظر گرفته شود و به ازای آنها تمام خروجیهایی که حداقل در یک شرط یا حالت مقدار گرفته اند، مجددا مقداردهی شوند.
- راه حل ۲: به تمامی سیگنالهایی که در حالتها و شرطهای مختلف مقداردهی میشوند (سیگنالهای دست چپی)، در ابتدای Process مقداردهی اولیه انجام داده شود؛ به این دلیل که ممکن است در شرط یا حالتی مقداردهی مجدد فراموش شود. مثال

گزارش کار پیاده سازی واحد محاسبه و منطق به زبان vhdl مشابه شکل زیر



\*پیاده سازی یک تقسیم کننده ۸ بیت بر ۴ بیت

### فلوچارت تقسيم كننده



فلوچارت الگوريتم تقسيم