

درس: آزمایشگاه معماری کامپیوتر(جلسه نهم)

- مروری بر VHDL(ادامه)
  - آزمایش نهم

نیمسال اول ۱۴۰۱

### Subtype 9 Type

- علاوه بر typeهای پیشفرض VHDL امکان ایجاد فایلهای دلخواه نیز وجود دارد.
- اما باید دقت شود که نمی توان از تمامی ابزارهای VHDL مانند اپراتورهای ریاضیاتی، شیفت، مقایسه و ... برای این etype عریف شود، این کار امکان پذیر این predefined تعریف شود، این کار امکان پذیر خواهد بود.
  - Subtype یعنی type ای که به صورت زیرمجموعه ای از یک type دیگر تعریف شده باشد.
    - راه حل، تعریف package جدیدی از اپراتور یا function جدید یا overloading است.

```
TYPE my type is ... (range یا literal به صورت ; ) ;

SUBTYPE my subtype IS my type (range) ;
```

## مثال Type و Subtype

```
Type BYTE is array (7 downto 0) of std_logic;
Signal b : Byte;
b <= X"50";
b<=(others => '1');
```

subtype NATURAL is integer range 0 to integer'HIGH; subtype POSITIVE is integer range 1 to integer'HIGH;

```
subtype XO1 is std_ulogic range 'X' to '1';
subtype XO1Z is std_ulogic range 'X' to 'Z';
```

```
Type v4l is ('X','0','1','Z');
Subtype v3l is v4l range '0' to 'Z';
```

## آرایهها (Arrays)

- امکان تعریف آرایه در VHDL وجود دارد. میتوان از انواع typeهای از پیش تعریف شده مانند bit,
   std\_logic\_vector, integer و ... و همچنین type های custom به منظور ایجاد آرایه استفاده نمود.
- همچنین تعریف آرایههای تو در تو (چند بعدی) نیز امکانپذیر است؛ میتوان به همین شکل ماتریس ایجاد نمود.
  - شماره index آرایهها می تواند با توجه به range تعریف شده، متغیر باشد.
  - برای مثال string های string و string به ترتیب آرایه ای از character و std\_logic هستند.
- المان آرایه را میتوان به صورت منفرد و یا با استفاده از slice aggregation concatenation و به صورت
   ترکیبی مقداردهی نمود.

## نحوه تعريف آرايه

TYPE array name is array (range) of element type;

(تعریف یک آرایه از تایپهای موجود یا تایپ دلخواه)

Signal signal name : array name;

(تعریف object از type جدید تعریف شده)

# مثال روشهای تعریف آرایه

```
Type my_arrayl is (0 to 15) of INTEGER;
Signal my_signal2 : my_array1;
Type my_type is (3 downto 0) of std logic;
Type my_array2 is array (31 downto 0) of my_type;
Signal my_signal2 : my_array2;
Type my array3 is ( integer range < > ) of std_logic_vector(1 downto 0);
Signal my signal3 : my array3;
```

# مثال روشهای مقداردهی به آرایه

تعریف به صورت نامحدود

```
Type my array3 is ( integer range < > ) of std logic vector(1 downto 0);
Signal my signal3 : my array3;
Type Nibble is array (3 downto 0) of std logic;
Type Memory is array (7 dwonto 0) of Nibble;
Signal Mem8X4 : Memory :
Mem8X4<=("0110","1111","1010","0000","0100","0111","1111","1110");
Mem8X4(7) <= "0110"; Mem8X4(7)(3) <= '0';
Type 2D array is array (0 to 7 , 2 downto 0) of integer range 0 to 127;
Signal singal 2D : 2D array:
signal 2D <= ((5,0,10),(50,3,1),...,(14,6,6));
signal 2D(1) <= (50,3,1); signal 2D(7,2) <= 14;
```


#### ROM

حافظه ای که یکبار مقداردهی می شود و پس از آن فقط قابلیت خواندن دارد.

```
1 library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
3 use IEEE.STD LOGIC unsigned.ALL;
  use IEEE.numeric std.ALL;
 6 entity ROM16X4 is
       port( --clk: in std logic;
             address: in std logic vector(3 downto 0) := "0000";
             dataout : out std logic vector(7 downto 0));
    end ROM16X4;
10
11
    architecture Behavioral of ROM16X4 is
13
    TYPE romdata is ARRAY (0 to 15) of std logic vector(7 downto 0);
15
16 constant data : romdata := ("111111111", "100000000", "01010101",
17 "01000010", "00110011", "00101010", "00100100", "001000000",
18 "00011100", "00011001", "00010111", "00010101", "00010011",
19 "00010010", -- data in address 1101
20 "00010001", -- data in address 1110
21 "00010000"); -- data in address 1111
22 begin
23
      --process (clk)
24
    --begin
25
          --if rising edge(clk) then
             dataout <= data(to integer(unsigned(address)));</pre>
26
          --end if:
27
       --end process;
28
29 end Behavioral;
```


#### Test bench

```
1 LIBRARY ieee;
2 USE ieee.std logic 1164.ALL;
3 USE ieee.numeric std.ALL;
  ENTITY tb ROM IS
   END tb ROM;
   ARCHITECTURE behavior OF tb ROM IS
       COMPONENT ROM16X4
       PORT (
10
            address: IN std logic vector(3 downto 0);
11
    dataout : OUT std logic vector(7 downto 0)
      );
13
     END COMPONENT;
14
    signal address : std logic vector(3 downto 0) := (others => '0');
15
      signal dataout : std logic vector(7 downto 0);
16
17 BEGIN
     uut: ROM16X4 PORT MAP (address, dataout);
18
19
    process begin
20
     for i in 0 to 15 loop
21
           address <= std logic vector(to unsigned(i,address'length));</pre>
22
          wait for 100 ps;
23
      end loop;
24
      wait;
25
26
     end process;
27
28 END;
```



olution is 1 ps r is doing circuit initialization process. circuit initialization process.

onsole Compilation Log Breakpoints 🥻 Find in Files Results 📊 Search Results



### File Read & Write

- در VHDL امکان خواندن و نوشتن در فایل ها به صورت محدود وجود دارد. گستره ی دسترسی به فایل ها در VHDL قابل مقایسه
   با زبان های نرم افزاری نیست. فایل ها در VHDL معمولا از نوع text و با فرمت ASCii هستند اما محتوای آنها می تواند هر string ، integer ، std\_logic\_vector و ...
- کاربرد فایل ها در ذخیره سازی یا استفاده از منابع داده در testbench است. به طوری که می توان داده های موجود در فایل را به
   عنوان ورودی یک سیستم تزریق نمود یا اینکه نتایج به دست آمده را در فایل ذخیره نمود به منظور مقایسه، بررسی و ...
  - File به نوعی ارتباط بین کد VHDL و سیستم host هستند. محل ذخیره فایل ها در محل ذخیره پروژه است.
    - قابل سنتز نيستند.

علت وجود تعاریف مختلف edition های مختلفی است که برای vhdl ارائه شده است.

نحوه تعریف تایپ File و تعریف File به صورت زیر است:

```
TYPE TEXT is file of string; --ASCii

TYPE INT is file of integer; --sequence of integer stored in binary form

FILE text_file : TEXT; --file handle e

FILE integer_file : INT; --file handle e

FILE text_file : TEXT is "myfile.txt";

FILE text_file : TEXT OPEN READ_MODE is "input.txt";

FILE text_file : TEXT OPEN WRITE_MODE is "output.dat";
```

این object را می توان هم در بخش architectureو هم در بخش processes تعریف کرد.

هر فایل قبل از استفاده می بایست OPEN شود و بعد از پایان استفاده نیز باید CLOSE شود. دستورات آن به شرح زیر است:

```
procedure FILE_OPEN(
    Pile_Status : out FILE_OPEN_STATUS;
    file file_handle : FILE_TYPE;
    Pile_Name : in STRING;
    Open_Kind : in FILE_OPEN_KIND := READ_MODE);
```

procedure FILE\_CLOSE(file file\_handle: FILE\_TYPE);

Open\_ok
Status\_error
Name\_error
Mode error

• Subprogram های VHDL برای خواندن و نوشتن در فایل:

```
procedure READ(file file_handle: FILE_TYPE; value: out type);
procedure WRITE(file file_handle: FILE_TYPE; value: in type);
function ENDFILE(file file_handle: FILE_TYPE) return Boolean;
```

- این Subprogram ها برای Type های پیشفرض VHDL است و برای type های جدید باید overload
   شوند یا مجددا تعریف شوند.
  - object تا به اینجا تمامی object ها یا construct ها در کتابخانه اصلی VHDL تعریف شده هستند.

Package به نام TEXTIO در کتابخانه STD وجود دارد که دارای مجموعه ای کامل تر از type ها و توابع Package یعنی Package یعنی Package یعنی Package یعنی Package استفاده می کنیم. این Package یعنی Bit, integer, شامل subprogram های خواندن و نوشتن type های پیشفرض VHDL می باشد مانند std\_logic های std\_logic دیگری با نام std\_logic textio برای Package های Package دیگری با نام std\_logic textio و ... تعریف شده است.

```
use std.textio.all;
--use ieee.std_logic_textio.all;
```

در این پکیج ها type ها و Subprogram های بسیاری تعریف شده اند از جمله:

```
type LINE is access STRING; --Line is pointer to string and also a buffer for RW
type TEXT is file of STRING; --file of variable-length ASCII records
procedure READLINE(file F : TEXT; L : out LINE);
procedure READ(L : inout LINE; value : out bit); --overloaded for bit_vector and string
procedure WRITELINE(file F : TEXT; L : inout LINE);
procedure WRITE(L : inout LINE; value: out bit); --overloaded for bit_vector and string
```

از طرفی Overload های دیگری نیز وجود دارد. مثال مشاهده شود.

```
procedure WRITE(L: inout LINE; VALUE: in

SIT_VECTOR; JUSTIFIED: in SIDE:= RIGHT;

FIELD: in WIDTH := 0);

procedure WRITE(L: inout LINE; VALUE: in

STRING; JUSTIFIED: in SIDE:= RIGHT;

FIELD: in WIDTH := 0);
```

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
   use ieee.numeric std.all;
   use STD.textio.all;
    use ieee.std logic textio.all;
 6
    entity TEXTIO File is
 7
    end TEXTIO File;
 9
     architecture my file of TEXTIO File is
10
        signal data : std logic vector(7 downto 0) := X"00";
11
12
    begin
                                                                                     تبدیل به string
13
14
        process is
           variable row : line; -- BUFFER between the program and the file
15
           file dump : text open write mode is "out file.txt";
16
17
        begin
           for i in 1 to 16 loop
18
              data <= std logic vector(to unsigned(i,data length));
19
              write (row, i, right, 5);
20
             write (row, data, right, 12);
21
              hwrite (row, data, right, 8);
22
              hwrite(row, X"00"&data, right, 10);
23
              write(row, string'(time'image(NOW + 1 ns)), right, 10);
24
              writeline(dump,row); -- writes the buffer(row) in the file and goes to next line
25
              wait for 1 ns;
26
27
           end loop;
              write(row, string'("end of out file"), right, 30);
28
              write(row, bit vector'("01"));
29
              writeline(dump,row);
30
              --file close(dump); -- not needed
31
              wait;
32
33
        end process;
```

34

end architecture mv file;

مثال


### RAM (Random Access Memory)

هم قابلیت خواندن و هم قابلیت نوشتن را دارد.

```
library ieee;
    use ieee.std logic 1164.all;
    use ieee.numeric std.all;
    entity RAM is
        generic(
          data width : natural := 16;
          address width : natural := 8);
       port (
          clk : in std logic;
          address: in std logic vector(address width-1 downto 0);
10
          rw : in std logic; -- Read / Write
11
          cs : in std logic; -- Chip Select
12
          data : inout std logic vector(data width-1 downto 0)
13
          );
14
    end entity RAM;
    architecture Behavioral of RAM is
    begin
17
18
       process (clk)
          type mem array is array (2**address width-1 downto 0) of std logic vector(data width-1 downto 0);
19
          variable memory : mem array := (others => (others => '0'));
20
       begin
21
          if rising edge(clk) then
             if cs = '1' then
                 if rw = '1' then --write in memory @ the address
24
                                                                                        با استفاده از فایل ها میشه مقداردهی اولیه نمود.
                    memory(to integer(unsigned(address))) := data;
25
                                  --read from memory @ the address
26
                 else
                    data <= memory(to integer(unsigned(address)));</pre>
27
                 end if;
28
             end if:
29
          end if;
30
       end process;
    end Behavioral;
```

```
1 library ieee;
 2 use ieee.std logic 1164.all;
 3 use ieee.numeric std.all;
    entity Generic RAM is
     generic(
         data width : natural := 16;
         address width : natural := 8);
     port (
         clk : in std logic;
10
11
        reset : in std logic;
       datain : in std logic vector(data width-1 downto 0);
12
        address: in std logic vector(address width-1 downto 0);
13
    rw : in std logic;
14
       cs : in std logic;
15
       dataout : out std logic vector(data width-1 downto 0)
16
17
        );
18 end entity Generic RAM;
19
20 architecture Behavioral of Generic RAM is
      type mem array is array (2**address width-1 downto 0) of std logic vector(data width-1 downto 0);
21
      --signal memory : mem array;
22
23 begin
24 process (clk)
25 variable memory : mem array;
26
     begin
27
       if rising edge(clk) then
           if reset = 'l' then
28
               for i in memory'range loop
29
                  memory/il := (others => 101):
```

```
بخشی از testbench
31
      file file into RAM : text;
      file output file : text;
32
33
      procedure GetData ( -- Gets data from the input file
34
      signal data into RAM : out std logic vector(data width-1 downto 0);
35
      signal addr : out std logic vector(address width-1 downto 0);
36
      file RAM init file : text
37
     --constant tim : time
38
     ) is
39
      variable row : line;
40
41
       variable t : time := 0 fs;
        variable add : std logic vector(address width-1 downto 0) := (others => '0');
42
         variable data : std logic vector(data width-1 downto 0);
43
      begin
44
         while not endfile (RAM init file) loop
45
46
            readline (RAM init file, row);
           --read(row,data); -- binary
47
           hread(row, data); -- hex
48
49
           hread(row, add);
50
       read(row, t);
51
         data into RAM <= data:
        addr <= add;
52
53
         wait for t;
54
           --wait for tim:
55
       end loop;
56
         file close (RAM init file);
      end procedure GetData;
57
```



این زمان با توجه به دوره کلاک در نظر گرفته شده که چون ۱۰ گذاشته بودیم اینها فرقی ندارند در اینجا

# گزارش کار

- یک ROM با خط آدرس ۵ بیتی و داده های ۸ بیتی طراحی نمایید و در شبیه ساز به ازای مقادیر مختلف آدرس محتویات آن را نمایش دهید.
  - برای RAM فایلی مشابه RAM\_INIT نوشته و به ازای آن شبیه سازی را برای GENERIC\_RAM ارائه شده در کلاس انجام و توضیح دهید.