

گزارشکار آزمایش ۷ و ۸ درس آزمایشگاه معهاری اعضای گروه: عرشیا آرین نژاد، حوریه سبزواری، الناز رضایی

هدف آزمایش:

واحد محاسبه و منطق در پردازنده ها بخشی جداگانه و حساس است که در تمامی پردازنده های قدیمی و جدید قرار دارد. این واحد که برای محاسبه منطق و عملیات حساب استفاده می شود یکی از بخش های حساس و محم در پردازنده ها را تشکیل می دهد. فرقی نمیکند که پردازنده به عنوان یک CPU رایانه مورد استفاده قرار گیرد و یا یک میکروچیپ ساده باشد.

واحد ALU به عنوان یک واحد اساسی و محم در پردازنده ها شناخته می شود. حتی ساده ترین پردازنده ها و میکروچیپ ها نیز این واحد را در اختیار دارند و ساده ترین بخش های محاسباتی را نیز در این واحد انجام می دهند. یکی از محمترین کارها در محاسبه و منطق محاسبه زمان و نگهداری آن است.

واحد ALU مخفف کلمه Arithmetic Logic Unit است. این واحد کار انجام عملیات های محاسباتی را در پردازنده ها انجام می دهند. منظور از عملیات های محاسباتی منطقی عملیات های جمع و تفریق و ضرب است. همچنین عملیات های منطقی مانند عملیات های AND – OR – XOR و Not نیز در این واحد انجام می شود. شرایط انجام عملیات های منطقی در واحد محاسبه و منطق با عملیات های محاسباتی کمی متفاوت است و مقایسه صحنم و اشتباه بودن این عملیات ها در این واحد انجام می شود.

محمترین خروجی های واحد ALU عبارتاند از:

رقم نقلی
 ناع و قام مدلاً

این نوع رقم ها معمولاً در عملیات های جمع رخ می دهد.

۲. رقم قرضی:

اين نوع رقم ها معمولاً در عمل تفريق به وجود مي آيند.

٣. بيت سرريز:

بیت سرریز یا همان Overflow که معمولاً در اثر عمل شیفت باینری رخ می دهد.

در این آزمایش با ALU و نحوهی پیادهسازی آن در زبان vhdl آشنا شدیم و عملیات مختلف را تست کردیم. از جمله عملیات قابل انجام تقسیم است که کد آن به شرح زیر است:

Code:

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
    use ieee.std_logic_unsigned.all;
   entity div_8_4 is
5
        Port ( a : in STD_LOGIC_VECTOR(7 downto 0);
 6
               b : in STD_LOGIC_VECTOR(3 downto 0);
q : out STD_LOGIC_VECTOR(7 downto 0);
r : out STD_LOGIC_VECTOR(3 downto 0));
8
 9
10
   end div_8_4;
11
12 architecture behavior of div_8_4 is
13 procedure div4(
          numl : in STD_LOGIC_VECTOR(7 downto 0);
14
          num2 : in STD_LOGIC_VECTOR(3 downto 0);
15
          q : out STD_LOGIC_VECTOR(3 downto 0);
16
          r : out STD_LOGIC_VECTOR(3 downto 0)) is
17
18
          variable d, nl : STD_LOGIC_VECTOR(4 downto 0);
19
           variable n2 : SID_LOGIC_VECTOR(3 downto 0);
20
      begin
21
      d := '0' & num2;
22
23
      n2:= numl(3 downto 0);
      n1:= '0' & num1(7 downto 4);
24
      for i in 0 to 3 loop
25
26
        n1 := n1 ( 3 downto 0) & n2(3);
        n2 := n2(2 downto 0) & '0';
27
        if nl >= d then
28
29
          nl := nl - d;
          n2(0) := '1';
30
        end if;
31
32
      end loop;
      q := n2;
33
      r := n1(3 downto 0);
34
35
      end div4;
36
      process(a,b)
37
      variable r_H , r_L, q_H , q_L :STD_LOGIC_VECTOR(3 downto 0);
38
39
      div4("0000" & a( 7 downto 4) ,b ,q_H ,r_H);
40
      div4(r_H & a(3 downto 0) ,b , q_L, r_L);
41
      q( 7 downto 4) <= q_H;
42
      q(3 downto 0) <= q_L;
43
      r <= r_L;
44
45
      end process;
46
      end behavior;
```

TestBench Code:

```
65
       -- Instantiate the Unit Under Test (UUT)
       uut: div_8_4 PORT MAP (
66
              a => a,
67
              b => b,
68
              q => q,
69
70
              r => r
71
            );
72
73
       -- Clock process definitions
74
75
76
       -- Stimulus process
77
       stim proc: process
       begin
78
          -- hold reset state for 100 ns.
79
          wait for 100 ns;
80
81
82
             a <= "01110100";
83
             b <= "1100";
          -- insert stimulus here
84
85
86
          wait;
       end process;
87
88
89 END;
```

TestBench Output:

