

# امتحان پایان ترم درس الکترونیک دیجیتال

دكتر فاضلي

الناز رضایی ۹۸۴۱۱۳۸۷

بهمن ۱۴۰۰

#### توضيحات:

#### nMOS شبه


p ناآوری شبه NMOS :ترانزیستورهای کانال n با یک ترانزیستور کانال

- با بارگذاری خازنی کم نسبتاً سریع

- یک مدار مجتمع نوین حاوی میلیونها گیت نمی تواند فقط با استفاده از گیت های شبه NMOS پیاده سازی شوند به دلیل مصرف استاتیک

- با این وجود این مدارها ساده هستند، جای کمی می گیرند و همیشه بار کوچکی برای طبقات قبلی خود محسوب می شوند

– فنآوری شبه NMOS یک تقویت کننده سورس مشترک با بار منبع جریان باشد، آنگاه Q ۱ – اگر ولتاژ ورودی گیت کمتر از ولتاژ آستانه Q قطع میشود و I خازنهای بار را تا سطح ولتاژ باال )بطور ایدآل VDD شارژ خواهد کرد




$$V_{\text{bias O}} \longrightarrow \bigcup_{0}^{V_{\text{DD}}} = \bigcup_{0}^{V_{\text{DI}}} I_{L} = \frac{\mu_{p} C_{\text{OX}} W}{2} V_{\text{eff}}^{2}$$

استفاده از یک ترانزیستور کانال Pبرای ایجاد یک بار منبع جریان

برای تضمین اینکه VOL به اندازه کافی به صفر ولت نزدیک باشد Q را به قدر کافی عریض در نظر می گیرند


TH است، جریانش - در این صورت وقتی خروجی در ناحیه گذر )ولتاژ از باال به پایین( است و در حدود L V بسیار بیشتر از مقدار I می شود

هر چند این امر منجر می شود که زمان صعود بطور چشمگیری بیشتر از زمان نزول شود



به این ترتیب، بیشتر گیت های با بار منبع جریان توانایی تحریک ضعیفی برای گذرهای خروجی بالا رونده دارند، مگر اینکه توسط بافرها تقویت شوند

$$V_{\text{bias o-l}}$$
  $\equiv$   $I_{\text{L}} = \frac{\mu_{\text{p}} C_{\text{ox}} W}{2} V_{\text{eff}}^2$ 



 $\frac{V}{V}(V_{SG}+V_{tp})^2$  رابطه جریان ترانزیستور نوع P در ناحیه فعال: P در نطر نمی گیرد) راین معادله امیدانس خروجی P را در نظر نمی گیرد) و لتاژ درین نباید بیش از مقدار P الار (حدود ۱۰۸ الی ۱۰۸ و ... P و ... P و ... P اگر P درین نباید بیش از مقدار P نمشد، از و اکتاژ گیت بزرگتر باشد. P اگر P د ... P اگر P د ... P د


به این ترتیب، مادامی که ولتاژ خروجی گیت کمتر از ۲.۴۵ ولت یا حدود آن باشد، می توان از ترانزیستور کانال p برای ایجاد یک منبع جریان تقریبی استفاده کرد. این حالتی است که در اکثر موارد هنگام تغییر منطق خروجی رخ می دهد. زمانی که ولتاژ خروجی تقریباً بیشتر از ۲.۴۵ ولت شود، آنگاه جریان بار شروع به افت می کند و مدل دقیق تر، یک منبع جریان به صورت موازی با یک مقاومت خواهد بود.

# سوال ١:

خروجی دو وارونگر CMOS و شبه NMOS به هم متصل شده است. ولتاژ خروجی مدار را به ازای همه حالت های ممکن محاسبه کنید.

# پاسخ ۱:

مدار شبیه سازی شده مربوط به سوال ۱:



### سوال ٢:


در مدار زیر ولتاژ VB ، VA و جریان گذرنده از مدار را محاسبه کنید.(توجه: ولتاژ تغذیه را شما ۱ ولت در نظر بگیرید نه ۵ ولت)  $Kn = 200 \;\; A/V2$ 

# پاسخ ۲:

مدار شبیه سازی شده مربوط به سوال ۲:



### نمودار مربوط به سوال ۲:




# سوال ٣:

حداكثر فركانس مدار زير را فقط با استفاده از شبيه سازي بدست آوريد.

# پاسخ ٣:

مدار شبیه سازی شده مربوط به سوال ۳:



### نمودار مربوط به سوال ۳:

