

طراحی سیستم های VLSI

تاخیر در مدارهای VLSI


دكتر مهدى فاضلى


علت وجود تاخیر در مدارهای VLSI

- وجود اثر مقاومتی، خازنی و سلفی المانهای مداری، سبب بروز تاخیر در مدار می شود.
- در فرکانس های بالا اثر سلفی تاثیر به سزائی دارد، اما در فرکانسهای پائین و میانی نقش کمی را در تاخیر ایفا میکند.
 - بنابراین در این درس تنها از اثر مقاومتی ـ خازنی در تاخیر مدارها صحبت می شود.

مروری بر مدار RC

برای مدار RC زیر شارژ خازن به صورت زیر است :






$$v_C(t) = V_{DD} e^{-\frac{t}{\tau}}$$
, $\tau = r_{ON} \times C$ for all $t > 0$
 $t_r = t_{90\%} - t_{10\%} = (\ln 9) \times \tau \approx 2.2 \ r_{ON}.C$
 $t_d = t_{50\%} = (\ln 2) \times \tau \approx 0.69 \ r_{ON}.C$

شارژ و دشارژ خازن به صورت آنی صورت نمی گیرد و عامل آن خازن و مقاومت است. برای تغییر ولتاژ خازن باید بارهای الکتریکی جابجا شوند و مقاومت اجازه نمیدهد این کار به سرعت انجام شود.

مقاومت در مدارهای VLSI

- مقاومت سيمها
- مقاومت اتصالات از یک لایه به لایه دیگر (VIA).
 - مقاومت كانال ترانزيستور MOS.
 - مقاومت سورس و درین ترانزیستور MOS.

مقاومت سيم



ماده	مقاومت صفحهای (Ω/\square)
n, p well diffusion	1000 to 1500
n+, p+ diffusion	50 to 150
n+, p+ diffusion with silicide	3 to 5
polysilicon	150 to 200
polysilicon with silicide	4 to 5
Aluminum	0.05 to 0.1

مقاومت سيم

■ مثال :

$$12\lambda$$

$$2\lambda \qquad R = ?$$

feature size =
$$0.5\mu m$$

 $R_{\square} = 200\Omega/\square$


$$R = R_{\square} \frac{L}{W} \longrightarrow R = 200 \frac{12\lambda}{2\lambda} \longrightarrow R = 1200 \Omega$$

مقاومت سيم

■ سوال: مقاومت سیم غیر مستطیلی چگونه محاسبه می شود؟

پاسخ: در این حالت مقاومت سیم به صورت تقریبی محاسبه می شود. به عنوان مثال اگر سیمی دارای شکستگی(گوشه) قائمه باشد، مقاومت تقریبی هر گوشه به صورت نصف محاسبه خواهد شد.


■ مثال: مقاومت سیم را تخمین بزنید.




مقاومت سیم


■ تست کنکور (سال ۸۲)

میزان تقریبی مقاومت لایه پلی سیلیکون شکل زیر چقدر است؟



• در بخش های قبل چگونگی شارژ و دشارژ خازن از مسیر ترانزیستور NMOS بررسی شد.





$$t_{fall} = \kappa_{fall} \, \tau_{dis}$$

$$\tau_{dis} = \frac{C}{\beta_n (V_{DD} - V_{Tn})}$$


$$t_{rise} = \kappa_{rise} \, \tau_{ch}$$


$$\tau_{ch} = \frac{C}{\beta_n (V_{DD} - V_{Tn})}$$

• دیده شد که میتوان برای ترانزیستور مقاومت معادل در نظر گرفت که از رابطه زیر قابل محاسبه است

$$R_{eq,NMOS} = \frac{1}{\beta_n (V_{DD} - V_{Tn})}$$

• همین مطلب برای ترانزیستور PMOS هم بررسی شد و نتایج به صورت زیر به دست آمد:





$$t_{fall} = \kappa'_{fall} \tau_{dis}$$

$$\tau_{dis} = \frac{C}{\beta_p (V_{DD} - |V_{Tp}|)}$$

$$t_{rise} = \kappa'_{rise} \, \tau_{ch}$$

$$\tau_{ch} = \frac{C}{\beta_p (V_{DD} - |V_{Tp}|)}$$

• دیده شد که میتوان برای ترانزیستور مقاومت معادل در نظر گرفت که از رابطه زیر قابل محاسبه است

$$R_{eq,PMOS} = \frac{1}{\beta_p (V_{DD} - |V_{Tp}|)}$$

در بخش های قبل این مطلب ذکر شد که اگر دو ترانزیستور NMOS و PMOS با ولتاژهای آستانه مشابه باشند. نسبت مقاومت آنها به صورت زیر قابل بیان است:


$$\frac{R_{eq,PMOS}}{R_{eq,NMOS}} = \frac{\frac{1}{\beta_p \left(V_{DD} - |V_{Tp}|\right)}}{\frac{1}{\beta_n \left(V_{DD} - V_{Tn}\right)}} = \frac{\beta_n}{\beta_p} = \frac{\mu_n \cdot C_{ox} \left(\frac{W}{L}\right)_n}{\mu_p \cdot C_{ox} \left(\frac{W}{L}\right)_p} = \frac{\mu_n \left(\frac{W}{L}\right)_n}{\mu_p \left(\frac{W}{L}\right)_p}$$


اگر (aspect ratio) دو ترانزیستور برابر باشد $\frac{w}{L}$

$$\frac{R_{eq,PMOS}}{R_{eq,NMOS}} = \frac{\mu_n}{\mu_p} \approx 2.5$$

در مسائل مختلف نسبت $\frac{\mu_n}{\mu_p}$ را با r نمایش میدهند و گاهی برای سادگی آنرا r در نظر میگیرند.

- نتیجه این که برای ترانزیستور در محاسبات تاخیری می توان مقاومت معادل در نظر گرفت. به این مقاومت معادل ، مقاومت کانال ترانزیستور هم میگویند.
- علاوه بر این مقاومت، درین و سورس ترانزیستور هم اثر مقاومتی دارد که در مدل کاملتر ترانزیستور می توان آنها را نیز در نظر گرفت.






خازن در مدارهای VLSI

- خازن سیمهای ارتباطی
- خازنهای ساختاری (هم پوشان) ترانزیستور MOS.
 - خازنهای کانال ترانزیستور MOS.
- خازنهای نفوذی (اتصال) درین و سورس ترانزیستور MOS.

خازن سیم

(Area Capacitor) خازن سطح سیم




$$C_{W,Area} = W imes A imes rac{arepsilon_{ox}}{t_{ox}}$$
 $C_{W,A0} = rac{arepsilon_{ox}}{t_{ox}}$ منازن واحد سطح سیم

$$C_{W,Area} = W \times A \times C_{W,A0}$$

خازن سیم

■ خازن حاشیه ای یا کناری (Fringe Capacitor)




 $C_{W,F0}$ سیم واحد طول سیم خازن حاشیه ای در واحد طول سیم

 $C_{W,Fringe} = 2 \times L \times C_{W,F0}$

خازن سیم

■ خازن بین سیم ها (Inter-wire Capacitor)




این خازن از رابطه زیر محاسبه می شود:

$$C_{W,Inter-wire} = A \times t \times \frac{\varepsilon_{ox}}{d}$$

Structural (Overlap) Capacitor

خازن ساختاری (هم پوشان)



معمولاً عرض ناحیه همپوشان برای درین و سورس را یکسان در نظر میگیرند. برای محاسبه میزان این خازنها از فرمول زیر میتوان استفاده کرد:

$$C_{GS,OV} = C_{GS,OV} = W \times d_{OV} \times \frac{\varepsilon_{ox}}{t_{ox}}$$

- خازنهای کانال Channel Capacitor
- برای فهم دقیق خازن های کانال لازم است به تعریف خازن به صورت دقیق توجه کرد:

تعریف خازن : هر المانی که بین ولتاژ اعمال شده به دو سر آن و بار الکتریکی ذخیره شده در آن ارتباط وجود داشته باشد خازن نامیده میشود.


$$Q = f(V)$$

ساده ترین نوع خازن، خازنهای خطی هستند که


$$Q = CV$$


به شکلهای ترسیم شده توجه کنید. ارتباط میان ولتاژ و بار الکتریکی کانال را به دقت بررسی کنید.


• خازنهای کانال Channel Capacitor



با توجه به تعریف خازن و بررسی اثر تغییرولتاژ سورس ، درین و بدنه می توان سه خازن مختلف را برای ترانزیستور در نظر گرفت که بهخازنهای کانال معروفند.







Channel Capacitor خازنهای کانال

برای بررسی اثر خازنی مورد بحث نواحی مختلف ترانزیستور با به صورت مجزا در نظر میگیریم. در هر ناحیه مقدار در نظر گرفته شده برای خازن ها متفاوت است.


ناحیه خطی	ناحیه اشباع	ناحيه قطع	خازن کانال		
0	0	C_{G}			
½C _G	0	0	C_{GCD}	_درين	خازن گیت
1 ∕2C _G	²⁄₃C _G	0	C _{GCS}	ــ سورس	خازن گیت

$$C_{G} = \varepsilon_{ox} \frac{W \times L}{t_{ox}}$$

Diffusion (Junction) Capacitor (اتصال) اتصال •

هر اتصال PN دارای اثر خازنی است. (چرا ؟)

زيرا بين ولتاژ دو سر اين المان و بار الكتريكي ذخيره شده در ناحيه تخليه ارتباط وجود دارد.




$$C_{j} = \frac{C_{j0}}{\sqrt[m]{1 - v_{D} / \varphi_{B}}}$$

$$\varphi_B = \frac{kT}{q} \ln \left(\frac{N_a N_d}{n_i^2} \right)$$

در این رابطه به نوع سمقدار آن اتصال وابسته است که مقدار آن ۲ یا ۳ در نظر گرفته می شود.

■ خازنهای نفوذی (اتصال) Capacitor (اتصال) •



خازنهای نفوذی ترانزیستور MOS به دو دسته تقسیم میشوند:


۱. خازن سطح

(Area Capacitor)

۲. خازنهای کناری

(Side-wall Capacitors)


Diffusion (Junciton) Capacitor (اتصال) اتصال •



خازن واحد سطح بخش زیرین را با نماد C_{jA0} نشان داده میدهند، در نتیجه خازن نفوذی سطح به صورت زیر محاسبه می شود:

$$C_{jA} = C_{jA0} \times X \times W$$

Diffusion (Junciton) Capacitor (اتصال) اتصال •




خازن واحد طول بخش دیواره های کناری ترانزیستور را با نماد C_{jSW0} نشان داده میدهند، در نتیجه خازن نفوذی دیواره های کناری به صورت زیر محاسبه می شود:

$$C_{jSW} = C_{jSW 0} \times (2W + 2X)$$

$$C_{j} = C_{jSW} + C_{jA}$$


Diffusion (Junciton) Capacitor (اتصال) اتصال •



چرا خازن کناری و خازن سطح اتصال بدنه ـ سورس و یا بدنه ـ درین با هم متفاوت است؟

علت این تفاوت، چگونگی نفوذ ناخالصی در کف و کنارههای اتصال است که با هم یکسان نیست و نوع نفوذ، میزان خازن را معین می کند.

$$C_{j} = C_{jSW} + C_{jA}$$



اثر تغییر طول و عرض ترانزیستور MOS در مقاومت آن

مقیاسبندی (Scaling)

در صورتی که عرض ترانزیستور $ext{MOS}$ را K_W برابر و طول ترانزیستور $ext{MOS}$ را برابر کنیم، میزان مقاومت آن به صورت زیر تغییر مییابد K_L

$$R_{\frac{K_W \times W}{K_L \times L}} = \frac{K_L}{K_W} \times R_{\frac{W}{L}}$$

اثر تغییر طول و عرض ترانزیستور MOS در خازن

_ خازنهای ساختاری (همپوشان)

$$C_{GS,ov} = C_{GD,ov} = \varepsilon_{ox} \frac{W \cdot d_{ov}}{t_{ox}}$$

$$C_{GS,ov\frac{K_W \times W}{K_I \times L}} = \varepsilon_{ox} \frac{K_W.W.d_{ov}}{t_{ox}} = K_W C_{GS,ov\frac{W}{L}}$$

اثر تغییر طول و عرض ترانزیستور MOS در خازن

_خازنهای کانال

خازنها که در نواحی مختلف عملکرد ترانزیستور MOS، مقداری متفاوت داشتند، به میزان خازن C_G وابستهاند که مقدار آن برابر است با :

$$C_{G} = \varepsilon_{ox} \frac{W \times L}{t_{ox}}$$

$$C_{G\frac{K_{W}\times W}{K_{L}\times L}} = \varepsilon_{ox} \quad \frac{K_{W}\times W\times K_{L}\times L}{t_{ox}} = K_{W}\times K_{L}\times \varepsilon_{ox} \quad \frac{W\times L}{t_{ox}} = K_{W}\times K_{L}\times C_{G\frac{W}{L}}$$

اثر تغییر طول و عرض ترانزیستور MOS در خازن

ـ خازنهای نفوذی

این خازنها به دو نوع خازنهای نفوذی سطح (زیرین) و خازنهای نفوذی کناری تقسیم شدند. و مقدار آن به صورت زیر محاسبه گردید :

$$C_{jA} = C_{jA0} \times X \times W$$

$$C_{jSW} = C_{jSW 0} \times (2x_j \times W + 2x_j \times X)$$

$$C_{jA\frac{K_W \times W}{K_L \times L}} = C_{jA0} \times X \times K_W \times W = K_W C_{jA\frac{W}{L}}$$

$$C_{jSW \frac{K_W \times W}{K_* \times L}} = C_{jSW 0} \times (2 K_W W + 2 X)$$

$$C_{jSW \frac{K_W \times W}{K_I \times L}} \approx K_W C_{jSW \frac{W}{L}}$$

نتیجه: تمام خازن های ترانزیستور با عرض ترانزیستور نسبت مستقیم دارند

اثر تغییر طول و عرض ترانزیستور MOS

سوال ـ ترانزیستور واحد دارای چه ابعادی است؟

ترانزیستوری با ابعاد $rac{W}{L}=rac{4\lambda}{2\lambda}$ را ترانزیستور واحد می نامند.

سوال _ اگر در فرآیند ساخت 90nm ابعاد ترانزیستور واحد چقدر است؟


$$\frac{W}{L} = \frac{180 \ nm}{90 \ nm}$$


در مدارهای واقعی عموما برای تغییر خواص مقاومتی و خازنی ترانزیستور طول ترانزیستور عموما ثابت و عرض آنرا تغییر میدهند.

از آنجا که خازنهای ترانزیستور با عرض نسبت مستقیم دارند، پس افزایش عرض سبب افزایش خازن به همان نسبت می شود.

از آنجا که مقاومت معادل ترانزیستور با عرض نسبت معکوس دارد، پس افزایش عرض سبب کاهش مقاومت معادل ترانزیستور به همان نسبت می شود.

اثر تغییر طول و عرض ترانزیستور MOS





Unit NMOS

NMOS

$$R_{nu}$$
 C_{Gu}
 C_{Du}
 C_{Su}


$$R_{N} = \frac{1}{K_{W}} R_{Nu}$$


$$C_{G} = K_{W} C_{Gu}$$

$$C_{D} = K_{W} C_{Du}$$

$$C_{S} = K_{W} C_{Su}$$

اثر تغییر طول و عرض ترانزیستور MOS





Unit NMOS

PMOS

$$C_{Du}$$

$$C_{\it Su}$$


$$R_{P} = \frac{2.5}{K_{W}} R_{nu}$$

$$C_G = K_W \, C_{Gu}$$

$$C_D = K_W \, C_{Du}$$

$$C_S = K_W C_{Su}$$


بررسی عملکرد دینامیک CMOS Inverter




خازنهای موثر در عملکرد پویا (دینامیک)

یک نکته مهم برای ساده کردن اثر خازنها در مدار:


اگر یکی از سرهای خازنی به مقدار ثابت متصل باشد، می توان در محاسبه عملکرد دینامیک، آن سر را متصل به زمین در نظر گرفت. (چرا؟)




بررسی عملکرد دینامیک CMOS Inverter




توجه: در تحلیل مدار CMOS Inverter فرض می شود، ورودی مدار تغییر یافته و به حالت ثابت رسیده و سپس خروجی دستخوض تغییر می شود (این فرض برای ساده شدن بررسی است و در عمل چنین نیست)




این مساله نشان میدهد که می توان برای این مدار یک خازن پارازیتی در خروجی در نظر گرفت.





وارونگر واحد (Unit Inverter) : وارونگری با ترانزیستورهای واحد




$$R_{eq,NMOS} = \frac{1}{\beta_n(V_{DD} - V_{Tn})}$$
 $\tau_{dis} = R_{eq,NMOS} \times C_P$

$$R_{eq,PMOS} = \frac{1}{\beta_p(V_{DD} - |V_{Tp}|)} \quad \tau_{ch} = R_{eq,PMOS} \times C_P$$

$$\tau_{ch} = 2.5 \, \tau_{dis}$$


وارونگر واحد متقارن (Unskewed Unit Inverter)




$$R_{eq,NMOS} = R_{eq,PMOS}$$

$$au_{ch} = au_{dis}$$

سوال ـ اگر عرض ترانزیستورها K_W برابر شود میزان تاخیر چه تغییری می کند؟





مقاومت به نسبت K_W کاهش و خازن به همان نسبت افزایش می یابد. در نتیجه ثابت زمانی کل تغییری نخواهد کرد!

در صورتی که ساختار مدار پیچیده شود، استفاده از یک مدل RC ساده امکان پذیر نیست.

در این حالت نیازمند حل معادلات پیچیده و در نهایت محاسبه تاخیر مدار هستیم. یک راه ساده برای رفع مشکل استفاده از تقریب در محاسبه تاخیر است.

سوال $_{-}$ آیا می توان برای مدارهایی که دارای معادله دیفرانسیل بالاتر از درجه $_{\wedge}$ دارند، ثابت زمانی تعریف کرد؟

 R_{1} C_{2} R_{2} C_{3} C_{4} C_{6} C_{6} C_{6} C_{7} C_{7} C_{7} C_{8} C_{9} C_{1} C_{1} C_{2} C_{3} C_{4} C_{6} C_{6} C_{7} C_{7} C_{7} C_{8} C_{9} C_{1} C_{2} C_{3} C_{4} C_{4} C_{6} C_{6} C_{7} C_{7} C_{7} C_{8} C_{9} C_{9} C_{1} C_{1} C_{2} C_{3} C_{4} C_{6} C_{7} C_{7} C_{7} C_{8} C_{9} C_{9

مدار روبرو را در نظر بگیرید:

معادله دیفرانسیل درجه ۷ حل معادله و محاسبه تاخیر دشوار

اثبات می شود، اگر مدار RC پیچیده، دارای ویژگی های خاصی باشد می توان به صورت ساده برای آن ثابت زمانی تعریف کرد و در نهایت مقدار تاخیر انتشار مدار را به صورت زیر به دست آورد:

 $t_p \approx 0.69 \, \tau$

اگر مدار ویژگیهای زیر را دارا باشد:

1. مدار دارای یک ورودی باشد.

2. خازنها بین یک گره و زمین قرار بگیرند.


3. هیچ حلقه مقاومتی در مسیر وجود نداشته باشد.

می توان از معادله تاخیر Elmore برای یافتن ثابت زمانی معادل مدار کمک گرفت.

: (Shared Path Resistance) گام اول ـ محاسبه مقاومت مسير مشترک

این مقاومت برای گره j ام محاسبه می شود و طبق تعریف برابر است با مجموع مقاومت های مشتر ک مسیر اصلی ($V_i \to V_0$) با مسیر گره (گره j کره) .


$$R_{j} = \sum R_{k}$$
, $R_{k} \in [\text{path}(V_{i} \rightarrow j) \cap \text{path}(V_{i} \rightarrow V_{O})]$




گام دوم _ محاسبه ثابت زمانی معادل از معادله زیر:

$$\tau = \sum_{j} R_{j}.C_{j}$$

مثال:



$$\tau = R_1 C_1 + (R_1 + R_2).C_2 + (R_1 + R_2 + R_3).C_3$$




 $\tau = R_1 C_1 + (R_1 + R_2) \cdot C_2 + (R_1 + R_2 + R_3) \cdot C_3 + (R_1 + R_2 + R_3 + R_4) \cdot C_4 + (R_1 + R_2) \cdot C_5 + (R_1 + R_2) \cdot C_6 + (R_1 + R_2 + R_3) \cdot C_7$

مثال:


استفاده از معادله تاخیر Elmore

در اتصال دو مدار وارونگر زیر، مطلوبست محاسبه تاخیر در ورودی مدار دوم



استفاده از معادله تاخیر Elmore


حالت اول ـ تغيير وضعيت به 1 منطقى



$$\tau_{\text{charge}} = R_{PMOS,eq} C_{P1} + (R_{PMOS,eq} + R_W) (C_W + C_{Gin})$$


استفاده از معادله تاخیر Elmore

حالت دوم $oldsymbol{-}$ تغییر وضعیت به $oldsymbol{0}$ منطقی




$$\tau_{\text{discharge}} = R_{\text{NMOS},eq} C_{P1} + (R_{\text{NMOS},eq} + R_{W}) (C_{W} + C_{\text{Gin}})$$

محاسبه تاخیر برای مدار NOR دو ورودی




محاسبه تاخیر برای مدار NOR دو ورودی




چهار حالت مختلف برای مدار قابل بررسی است

حالت الف: صفرشدن خروجي




$$V_A = 1$$
 , $V_B = 0$ \rightarrow $\tau_{\rm discharge1}$ $=$ $R_{N\!A}$ $C_{P,O\!U\!T}$ $+$ $R_{N\!A}$ $C_{P\!A\!B}$ $\tau_{\rm discharge1}$ \approx $R_{N\!A}$ $C_{P,O\!U\!T}$

حالت ب: صفرشدن خروجي




$$V_{_A} = 0$$
 , $V_{_B} = 1 \rightarrow au_{_{\mathrm{discharge2}}} = R_{_{N\!B}} \ C_{_{P,O\!U\!T}}$






$$\begin{split} V_{_A} &= 0 \ , \ V_{_B} = 0 \ \rightarrow \ \tau_{_{\mathrm{charge}}} \ = \ R_{_{PA}} \ C_{_{PAB}} \ + (R_{_{PA}} + R_{_{PB}}) \, C_{_{P,OUT}} \\ \\ V_{_A} &= 0 \ , \ V_{_B} = 0 \ \rightarrow \ \tau_{_{\mathrm{charge}}} \ \approx (R_{_{PA}} + R_{_{PB}}) \, C_{_{P,OUT}} \end{split}$$


حالت د : صفر شدن خروجی




$$V_{_A}=1$$
 , $V_{_B}=1$ \rightarrow $\tau_{_{
m discharge3}}=$ ($R_{_{N\!A}}\parallel R_{_{N\!B}}$) $C_{_{P,OUT}}$


برای متقارن شدن مدار NOR با کوچکترین اندازه ممکن، آنـرا بـا مـدار وارونگـر متقارن مقایسه کرده، اندازه ترانزیستورها را مشخص می کنند.







برای متقارن شدن مدار CMOS زیر انـدازه ترانزیستورها را با توجه به مـدار Inverter تعیین کنید.





برای متقارن شدن مدار CMOS زیر اندازه ترانزیستورها را با توجه به مدار Inverter تعیین کنید.






محاسبه تاخير زنجيره مدارهاي تركيبي


برای محاسبه تاخیر زنجیره ای از مدارهای ترکیبی، به شرط آنکه جریان از یک مدار به دیگری وجود نداشته باشد، با در نظر گرفتن اثرهای خازنی، تاخیر هر مدار را محاسبه کرده، تاخیر کل تقریبا معادل است با جمع تاخیرهای محاسبه شده.

- اثر خازنهای پارازیتی ترانزیستورهای خروجی هر مدار،
 - اثر خازنی سیم.
 - اثر خازنی ورودی مدار بعد.



مثال:


در مدار زیر نسبت افزایش عرض ترانزیستورها را به گونه ای تعیین کنید که تاخیر کل مدار حداقل شود. (فرض کنید inverter ها متقارن باشند)



$$\tau_k = R_k (C_{o,k} + C_{i,k+1}) \qquad k = 0, 1, ..., N-2$$

$$\tau_{N-1} = R_{N-1} (C_{o,N-1} + C_L)$$

$$R_{k} = \frac{R_{0}}{\beta^{k}}, C_{0,k} = \beta^{k}.C_{0,0}, C_{i,k+1} = \beta^{k+1}.C_{i,0}$$




$$\tau_{ot} = \sum_{k=0}^{N-2} \frac{R_0}{\beta^k} [\beta^k . C_{o,0} + \beta^{k+1} . C_{i,0}] + \frac{R_0}{\beta^{N-1}} (\beta^{N-1} . C_{o,0} + C_L)$$

$$\tau_{ot} = \sum_{k=0}^{N-2} R_0 \left[C_{o,0} + \beta . C_{i,0} \right] + R_0 \left(C_{o,0} + \frac{C_L}{\beta^{N-1}} \right)$$

$$\tau_{ot} = \sum_{k=0}^{N-2} R_0 \left[C_{o,0} + \beta . C_{i,0} \right] + R_0 \left(C_{o,0} + \beta . C_{i,0} \right) =$$

$$= \sum_{i=0}^{N-1} R_0 [C_{o,0} + \beta.C_{i,0}] = N.R_0 [C_{o,0} + \beta.C_{i,0}]$$



: مر صورتی که در رابطه قبل بتوان از $C_{o,0}$ در مقابل β . $C_{i,0}$ صرفنظر کرد، داریم

$$\tau_{total} = N.\beta.R_0.C_{i,0}$$


برای حداقل کردن این رابطه، ابتدا بین N و β رابطه زیر را در نظر میگیریم

$$C_{L} = \beta^{N} \cdot C_{i,0} \rightarrow \beta^{N} = \frac{C_{L}}{C_{i,0}} \rightarrow N = \frac{\ln \frac{C_{L}}{C_{i,0}}}{\ln \beta}$$

$$\ln \frac{C_{L}}{C_{i,0}}$$

 $\tau_{total} = N.\beta.R_0.C_{i,0} = \frac{\ln \frac{C_L}{C_{i,0}}}{\ln \beta} \beta.R_0.C_{i,0}$

بنابراین:



$$\frac{d}{d\beta} \tau_{total} = \frac{d}{d\beta} \left[\frac{C_L}{\ln \beta} \beta . R_0 . C_{i,0} \right] = \ln \frac{C_L}{C_{i,0}} . R_0 . C_{i,0} \frac{d}{d\beta} \left[\frac{\beta}{\ln \beta} \right] = \ln \frac{C_L}{C_{i,0}} . R_0 . C_{i,0} \left[\frac{\ln \beta - 1}{\beta} \right] = 0$$

 $\ln \beta - 1 = 0 \rightarrow \beta = e$

$$N = \ln \frac{C_L}{C_{i,0}}$$

بنابراین: