


طراحی سیستم های VLSI

Pass Transistors & Transmission Gates

دكتر مهدى فاضلى


سوئيچ واقعى

هنگام هدایت مقاومت $\, r_{ON} \,$ و هنگام قطع مقاومت $\, R_{OFF} \,$ را از خود نشان میدهد.



سوئيچ واقعي


هنگام هدایت مقاومت r_{ON} و هنگام قطع مقاومت R_{OFF} را از خود نشان میدهد.



$$v_C(t) = V_{DD} \left(1 - e^{-\frac{t}{\tau}} \right)$$
, $\tau = r_{ON} \times C$ for all $t > 0$
 $t_r = t_{90\%} - t_{10\%} = (\ln 9) \times \tau \approx 2.2 \ r_{ON}.C$


سوئيچ واقعى

هنگام هدایت مقاومت $r_{
m ON}$ و هنگام قطع مقاومت $R_{
m OFF}$ را از خود نشان میدهد.



$$v_C(t) = V_{DD} e^{-\frac{t}{\tau}}$$
, $\tau = r_{ON} \times C$ for all $t > 0$
 $t_f = t_{10\%} - t_{90\%} = (\ln 9) \times \tau \approx 2.2 \ r_{ON} \times C$


NMOS به عنوان سوئیچ




اگر ولتاژ نقاط A و B بین V_{DD} و V_{DD} باشد. الف قطع و ب هدایت را نشان میدهد.

برای بررسی عملکرد NMOS در هنگام هدایت، مساله شارژ و دشارژ یک خازن را از مسیر ترانزیستور بررسی می کنیم.

به خاطر داشته باشید ترانزیستور MOS مقاومتی غیر خطی است.






If
$$v_C = V_B = V_D \ge V_{DD} - V_{Tn}$$
 NMOS: Sat.

$$i_{Dn} = -i_C \rightarrow C \frac{dv_C}{dt} = -\frac{1}{2} \beta_n (V_{DD} - V_{Tn})^2 , v_C(0) = V_{DD}$$

پس از حل معادله:

$$v_C(t) = V_{DD} - \frac{\beta_n}{2C} (V_{DD} - V_{Tn})^2 t$$
, $V_{DD} - V_{Tn} \le v_C \le V_{DD}$





If $0 \le v_C < V_{DD} - V_{Tn}$ NMOS: Triode

$$i_{Dn} = -i_C \rightarrow C \frac{dv_C}{dt} = -\frac{1}{2} \beta_n (2(V_{DD} - V_{Tn})v_C - v_C^2)$$
, $v_C(t_0) = V_{DD} - V_{Tn}$

س از حل معادله :

$$v_{C}(t) = (V_{DD} - V_{Tn}) \cdot \frac{2e^{\left(-\frac{t-t_{0}}{\tau_{dis}}\right)}}{1 + e^{\left(-\frac{t-t_{0}}{\tau_{dis}}\right)}}, \quad \tau_{dis} = \frac{C}{\beta_{n}(V_{DD} - V_{Tn})}, \quad 0 \le v_{C} \le V_{DD} - V_{Tn}$$






 $0 \le v_C \le V_{DD} - V_{Tn}$ NMOS: Sat.

$$i_{Dn} = i_C \rightarrow C \frac{dv_C}{dt} = \frac{1}{2} \beta_n (V_{DD} - v_C - V_{Tn})^2 , \qquad v_C(0) = 0V$$

پس از حل معادله:

$$v_C(t) = V_{DD} - V_{Tn} - \frac{V_{DD} - V_{Tn}}{1 + \frac{t}{2\tau_{ch}}}$$
 $\tau_{ch} = \frac{C}{\beta_n (V_{DD} - V_{Tn})}$



برخی از نکات هدایت NMOS

0 ، NMOS منطقی را به خوبی هدایت میکند زیرا :

- مقدار ولتاژ هدایت شده به صفر ولت می رسد.
- زمان نزول (Fall time) نزدیک زمان نزول سوئیچ واقعی است :

$$t_{fNMOS} = 2.96 \times \tau_{dis}$$
 $t_{f \ switch} = 2.22 \times \tau_{dis}$

برخی از نکات هدایت NMOS

0 ، NMOS منطقی را به خوبی هدایت میکند زیرا :

- مقدار ولتاژ هدایت شده به صفر ولت می رسد.
- زمان نزول (Fall time) نزدیک زمان نزول سوئیچ واقعی است :

$$t_{fNMOS} = 2.96 \times \tau_{dis}$$
 $t_{f \ switch} = 2.22 \times \tau_{dis}$

1 ، NMOS منطقی را به خوبی هدایت نمیکند زیرا:

- مقدار ولتاژ هدایت شده به حداکثر (V_{DD}) نمیرسد.
- زمان صعود (Rise time) از زمان صعود سوئیچ واقعی بسیار بیشتر است:

$$t_{rNMOS} = 17.77 \times \tau_{dis} \approx 6 t_{rNMOS}$$
 $t_{r\,switch} = 2.22 \times \tau_{ch}$

می توان با مقایسه روابط ثابت زمانی، برای ترانزیستور NMOS مقاومت معادل در نظر گرفت:

$$\tau = r_{ON}$$
. C

$$\tau_{dis} = \tau_{ch} = \frac{C}{\beta_n (V_{DD} - V_{Tn})}$$

می توان با مقایسه روابط ثابت زمانی، برای ترانزیستور NMOS مقاومت معادل در نظر گرفت:

$$\tau = r_{ON}.C$$

$$\tau_{dis} = \tau_{ch} = \frac{C}{\beta_n(V_{DD} - V_{Tn})}$$

$$\to R_{eq,NMOS} = \frac{1}{\beta_n(V_{DD} - V_{Tn})}$$

می توان با مقایسه روابط ثابت زمانی، برای ترانزیستور NMOS مقاومت معادل در نظر گرفت:

$$\tau = r_{ON}.C$$


$$\tau_{dis} = \tau_{ch} = \frac{C}{\beta_n(V_{DD} - V_{Tn})}$$

$$\to R_{eq,NMOS} = \frac{1}{\beta_n(V_{DD} - V_{Tn})}$$


این رابطه نشان میدهد با تغییر eta_n می توان مقاومت معادل ترانزیستور را که فقط در روابط تاخیری قابل استفاده است تغییر داد. به خاطر داریم :


$$\beta_n = \mu_n. C_{ox} \frac{W}{L}$$

PMOS به عنوان سوئیچ



اگر ولتاژ نقاط A و B بین V_{DD} و V_{DD} باشد. الف قطع و ب هدایت را نشان میدهد.





برخی از نکات هدایت PMOS

1 ، PMOS منطقی را به خوبی هدایت میکند زیرا:

- مقدار ولتاژ هدایت شده به حداکثر (V_{DD}) می رسد.
- زمان صعود (Rise time) نزدیک زمان صعود سوئیچ واقعی است :

$$t_{rPMOS} = 2.96 \times \tau_{ch}$$
 $t_{r\,switch} = 2.22 \times \tau_{dis}$

دیرا: 0 منطقی را به خوبی هدایت نمیکند زیرا:

- مقدار ولتاژ هدایت شده به 0V نمیرسد.
- زمان نزول (Fall time) از زمان نزول سوئیچ واقعی بسیار بیشتر است:

$$t_{fPMOS} = 17.77 \times \tau_{dis} \approx 6 t_{fPMOS}$$
 $t_{fswitch} = 2.22 \times \tau_{ch}$

می توان با مقایسه روابط ثابت زمانی، برای ترانزیستور PMOS مقاومت معادل در نظر گرفت:

$$\tau = r_{ON}.C$$

$$\tau_{dis} = \tau_{ch} = \frac{C}{\beta_p(V_{DD} - |V_{Tp}|)}$$

$$R_{eq,PMOS} = \frac{1}{\beta_p(V_{DD} - |V_{Tp}|)}$$

این رابطه نشان میدهد با تغییر eta_p می توان مقاومت معادل ترانزیستور را که فقط در روابط تاخیری قابل استفاده است تغییر داد. به خاطر داریم :

$$\beta_p = \mu_p. C_{ox} \frac{W}{L}$$


اگر دو ترانزیستور NMOS و PMOS با ولتاژهای آستانه مشابه باشند. نسبت مقاومت آنها به صورت زیر قابل بیان است:

$$\frac{R_{eq,PMOS}}{R_{eq,NMOS}} = \frac{\frac{1}{\beta_p \left(V_{DD} - |V_{Tp}|\right)}}{\frac{1}{\beta_n \left(V_{DD} - V_{Tn}\right)}} = \frac{\beta_n}{\beta_p} = \frac{\mu_n \cdot C_{ox} \left(\frac{W}{L}\right)_n}{\mu_p \cdot C_{ox} \left(\frac{W}{L}\right)_p} = \frac{\mu_n \left(\frac{W}{L}\right)_n}{\mu_p \left(\frac{W}{L}\right)_p}$$

: دو ترانزیستور برابر باشد میرابر باشد (aspect ratio) اگر

$$\frac{R_{eq,PMOS}}{R_{eq,NMOS}} = \frac{\mu_n}{\mu_p} \approx 2.5$$

انتقال ولتاژ كليد NMOS با فرض جريان صفر



$$V_D \ge V_G - V_{Tn}$$
 , $i_D = 0$

حالت اول : فرض ترانزیستور اشباع

$$i_D = \frac{1}{2}\beta_n(V_{GSn} - V_{Tn})^2 = 0 \rightarrow V_{GSn} = V_{Tn} \text{ or } V_S = V_G - V_{Tn}$$

$$V_D < V_G - V_{Tn} , \qquad i_D = 0$$


حالت دوم: فرض ترانزيستور خطي

$$i_D = \frac{1}{2}\beta_n(2(V_{GSn} - V_{Tn}).V_{DSn} - V_{DS}^2) = 0 \rightarrow V_{DSn} = 0 \text{ or } V_S = V_D$$


$$V_S = Min (V_D, V_G - V_{Tn})$$


تركيب روابط و شرايط فوق

مثال



انتقال ولتار كليد PMOS با فرض جريان صفر






Transmission Gate


برای هدایت 0 مناسب است ولی 1 را نمی تواند به خوبی انتقال دهد NMOS


برای هدایت 1 مناسب است ولی 0 را نمی تواند به خوبی انتقال دهد

راه حل: استفاده همزمان از هر دو کلید:





بررسی هدایت TG






بررسی هدایت TG








بررسی هدایت TG



اساس کار : استفاده از MUX









مثال : تابع زير را با حداقل Pass Transistor طراحي كنيد.


a	b	c	f(a,b,c)	f(a,b,c)
0	0	0	0	С
_0	0	1	1/	
0	1	0	(0)	c
0	1	1	1	C
1	0	0	1	1
1	0	1	1	1
1	1	0	0	0
1	1	1	0	U




مثال : در مدار زیر حداقل و حداکثر ولتاژ خروجی ($V_{
m OH}$ و $V_{
m OL}$) را محاسبه کنید :




مثال : در مدار زیر حداقل و حداکثر ولتاژ خروجی ($V_{
m OH}$ و $V_{
m OL}$) را محاسبه کنید :




مثال : در مدار زیر حداقل و حداکثر ولتاژ خروجی ($V_{
m OH}$ و $V_{
m OL}$) را محاسبه کنید :






طراحی مدارهای ترکیبی با PT


مثال : در مدار زیر حداقل و حداکثر ولتاژ خروجی ($V_{
m OH}$ و $V_{
m OL}$) را محاسبه کنید :







طراحی مدارهای ترکیبی با PT

مثال : در مدار زیر حداقل و حداکثر ولتاژ خروجی ($V_{
m OH}$ و $V_{
m OL}$) را محاسبه کنید :








۱_استفاده از گیت انتقال (TG) به جای ترانزیستور گذر (PT)

به دلیل وجود ترانزیستور NMOS ، هدایت 1 منطقی به درستی صورت نمی گیرد :


$$V_{OH} = V_{DD} - V_{Tn}$$



(\mathbf{PT}) به جای ترانزیستور گذر (\mathbf{TG}) به استفاده از گیت انتقال (\mathbf{TG}) به جای

: منطقی به درستی صورت نمی گیرد NMOS، هدایت 1 منطقی به درستی صورت نمی گیرد


$$V_{OH} = V_{DD} - V_{Tn}$$




(\mathbf{PT}) به جای ترانزیستور گذر (\mathbf{TG}) به استفاده از گیت انتقال (\mathbf{TG}) به جای

: منطقی به درستی صورت نمی گیرد NMOS، هدایت 1 منطقی به درستی صورت نمی گیرد


$$V_{OH} = V_{DD} - V_{Tn}$$




٢_استفاده از مدار بالابر



٢_استفاده از مدار بالابر




۲_استفاده از مدار بالابر




Low-Power Logic Styles: CMOS Versus Pass-Transistor Logic IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 32, NO. 7, JULY 1997 Reto Zimmermann and Wolfgang Fichtner, *Fellow, IEEE*

۱. مدار DCVSPG

(Differential Cascode Voltage Switch with Pass Gate Logic)




ا. مدار Lean integration with Pass transistors) LEAP مدار.




۲. مدار DCVSPG

(Differential Cascode Voltage Switch with Pass Gate Logic)



۲. مدار DCVSPG


(Differential Cascode Voltage Switch with Pass Gate Logic)



۲. مدار DCVSPG

A⊙ B


(Differential Cascode Voltage Switch with Pass Gate Logic)




الف


خروجی های همزمان مزیت اصلی این نوع مدار است


Lean Integration with Pass transistors : CPL مدار.٣






(Swing Restored Pass Transistor Logic) SRPL . F






الف


(Swing Restored Pass Transistor Logic) SRPL . F







الف


۵. مدار Energy Economized Pass Transistor Logic) EEPL مدار







Push pull Pass Transistor Logic) PPL مدار. ۶







ر CMOS with Transmission Gate) CMOSTG مدار. ۷








سوال ـ كدام روش طراحى مدارهاى تركيبى مناسب تر است؟ ـ مدارهاى CMOS ـ مدارهاى _ PTL ـ استفاده از




















تابع خروجی مدار زیر چیست ؟




تابع خروجی مدار زیر چیست ؟



تابع خروجی مدار زیر چیست ؟





ساختار کلی این نوع مدارها



این نوع مدارها را (CVSL (<u>C</u>ascode <u>V</u>oltage <u>S</u>witch <u>L</u>ogic می نامند

مثال مدار xor/xnor





سوال ـ مزایای مدار CVSL چیست؟ حداقل دو مورد را توضیح کامل دهید. سوال ـ مدار xor/xnor سه ورودی را به روش CVSL ترسیم کنید.



سوال ـ كدام روش طراحى مدارهاى تركيبى مناسب تر است؟ ـ مدارهاى CMOS ـ ـ مدارهاى PTL ـ استفاده از

Top Down Pass Transistor Design مقاله IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 31, NO. 6, JUNE 1996

این موضوع را بررسی کرده است و نتایج جالبی را در خصوص مقایسه میان این دو روش گرفته است. در این مقاله Cell Library های مختلف با دو روش طراحی مورد بررسی قرار گرفته است.

1. مدار LEAP

CMOS .2

به عنوان نمونه نتایج مقایسه دو مدار FA به صورت زیر است: مقایسه تعداد ترانزیستور مقایسه مقایسه سطح اشغال شده بر روی سیلیکون مقایسه تاخیر مقایسه توان مصرفی در انتها Figure Of Merit با معکوس حاصلضرب توان، تاخیر و مساحت مشخص شده است

		Reported Circuits [18, 19]	Circuit Inventor (This Work)
Full Adder	Circuit Diagram	A B C Cout S	A B Cout S
	Tr. Count	28 (1)	24 (0.86)
1	Area	1810 μm ² (1)	1161 µm² (0.64)
1	Delay	0.73 ns (1)	0.32 ns (0.44)
1	Power	3.65 μW/MHz (1)	2.35 μW/MHz (0.64)
1	FOM*	1	6.5