

دستورکار آزمایشگاه مدار منطقی دانشکده مهندسی کامپیوتر دانشگاه علم و صنعت ایران

> تهیه و تنظیم: دکتر حاکم بیت الهی

> > شهريور 1398

فهرست مطالب

3	مقدمهمقدمه
4	رویه و مقررات آزمایشگاه
4 6	آزمایش اولآزمایش اول
10	آزمایش دومآزمایش دوم
10	آزمایش سومآزمایش سوم
16	آزمایش چهارم
18	أزمايش پنجم
20	آزمایش ششم
21	آزمایش هفتمآزمایش هفتم

مقدمه

رس مدار منطقی یکی از درسهای پایه و اصلی رشته مهندسی کامپیوتر و مهندسی برق می باشد. این درس جزو 8 درس هسته اصلی مهندسی کامپیوتر است و دانش طراحی سیستمهای دیجیتال و کامپیوتری با این درس شروع میشود. آزمایشگاه مدار منطقی مکمل اصلی درس است. اصول طراحی سیستمهای دیجیتال که در داخل درس برای دانشجویان تشریح شده است در آزمایشگاه مدار منطقی، بصورت عملی انجام میشود. اولین قدمهای طراحی و ساخت یک سیستم دیجیتال در این آزمایشگاه انجام میگیرد، لذا این آزمایشگاه، یکی از مهمترین آزمایشکاههای رشته مهندسی کامپیوتر است.

بسته به امکانات آزمایشگاه، آزمایشها می تواند (1) در سطح شبیه سازی با نرم افزارهای توصیف سخت افزار، (2) پیاده سازی بر روی بوردهای روی بوردهای FPGA و (3) پیاده سازی با استفاده از آی سی های دیجیتال مانند آی سی های TTL بر روی بوردهای آماده آزمایشگاهی صورت گیرد. اگر شرایط دانشجوها یا استاد درس به گونه ای باشد که امکان حضور فیزیکی نباشد، از روش (1) میتوان بهره برد. در حالت حضور فیزیکی ترجیح دانشکده مهندسی کامپیوتر به شیوه (3) است، اگرچه حداقل 2 آزمایش در انتها به شیوه (2) انجام خواهند گرفت.

V این این ترکیب شیوه (1) و (3) و همچنین ترکیب شیوه (1) و (2) در اغلب آزمایشهای حضوری V است. به این صورتکه، دانشجو ابتدا بایستی طرح خود را به کمک ابزارهای شبیه سازی سخت افزاری مانند Quartus (ISE و یا Modelsim شبیه سازی کند و از صحت طراحی مطمئن شود و سپس به شیوه (2) یا (3) به پیاده سازی واقعی بپردازد. البته با توجه به سهولت آزمایش و وقت آزمایشگاه استاد درس میتواند از شبیه سازی صرفنظر نماید.

برای قسمت شبیه سازی، دانشجو و استاد درس میتوانند بر روی سه گزینه طراحی شماتیک، طراحی با VHDL و یا طراحی با Verilog اتفاق نظر کنند. در درس مدار منطقی و آزمایشگاه مربوط به آن بیشتر تاکید دانشکده بر روی طراحی شماتیک و بخشی نیز طراحی با Verilog است.

در این دستورکار سعی شده است که آزمایشهای مناسبی برای آشنایی دانشجویان با پیاده سازی مدارهای دیجیتال طراحی شود از آنجا که آزمایشها بصورت عملی و در قالب پروژههای کاربردی با تکیه بر مفاهیم علم دیجیتال شما انجام خواهد شد، لذا لازم است قبل از شروع به انجام آزمایشها، درس مدارهای منطقی را بصورت اجمالی مرور نمایید.

برای آزمایشگاه مدار منطقی ۷ بسته آزمایشی که شرح آن در زیر خواهد آمد با توجه به محتویات خود درس مدار منطقی آماده شده است. آزمایشها جامع و کامل می باشند. در صورتی که دانشجویان با اهتمام کامل به انجام آزمایشها بپردازند، در انتهای طراحی هر یک از دانشجویان توانایی طراحی و عملی سیستمهای دیجیتال را خواهند داشت.

رویه و مقررات آزمایشگاه

قبل از شروع جلسات آزمایشگاه لازم است دانشجویان دستور کار فعلی را تهیه و به نکات زیر توجه نمایند:

- 1. دانشجویان موظف اند هر جلسه از ابتدای شروع کلاس در آزمایشگاه حضور داشته باشند و عدم حضور دانشجو در دقایق اولیه کلاس بدون هماهنگی با مدرس آزمایشگاه به منزله غیبت در جلسه مذکور خواهد بود.
 - 2. هر گروه شامل 2 نفر میباشد که تمامی آزمایشها باید با مشارکت هر دو نفر انجام شود.
 - 3. هر گروه موظف است بعد از انجام هر آزمایش، یک گزارشکار مربوط به آزمایش انجام شده را در قالب 3–4 صفحه در ابتدای جلسه بعدی تحویل دهد.
 - 4. گزارشکار باید موارد زیر را در بر بگیرد:
 - a. توضیح مفاهیم و بیان هدف از آزمایش انجام شده
 - b. خروجیهای حاصل از آزمایش و یا نتایجی که توسط اعضای گروه در آزمایشگاه بدست آمده است.
 - C. خروجیهای تکمیلی به صورت کار در منزل(در صورت نیاز توسط مدرس اعلام میشود.)
 - d. رسم مدار شماتیکی بر روی کاغذ و توضیح کامل عملکرد مدار
 - e. نحوه عملکرد آن بر روی بورد آزمایشگاه مدارهای منطقی
 - f. مشکلاتی که در حین انجام آزمایش با آنها برخورد کردید و راه حل پیشنهادی برای رفع آنها
 - g. نتیجهگیری
- 5. با توجه به محتوای آزمایشهای در نظر گرفته شده و با توجه به زمانبندی ترم تحصیلی، در برخی از جلسات بیش از یک آزمایش انجام میشود و بعضی از آزمایشها نیز در چند جلسه متوالی انجام خواهد شد.
- 6. هر گروه لازم است در پایانترم تحصیلی یک پروژه شبیهسازی، توصیفی، پیادهسازی و یا ساخت مرتبط با مفاهیم مطرح شده ارائه نماید. (پروژهها توسط خود دانشجویان و با راهنمایی مدرس آزمایشگاه انتخاب خواهند شد).
- 7. فعالیت کلاسی هر فرد در کلاس بصورت مجزا رصد میشود، لذا ممکن است نمرات کلاسی افراد عضو یک گروه با هم متفاوت باشد.
 - 8. بارم نهایی را مدرس آزمایشگاه تعیین خواهد کرد که ممکن است از هر ترمی به ترم دیگر متغیر باشد.

توصیه میشود بارم نهایی نمره دانشجو شامل میزان موفقیت دانشجویان در طول جلسات برگزاری آزمایشها، نحوه نوشتن گزارش کار، نظم و انضباط در آزمایشگاه، امتحان نهایی آزمایشگاه و پروژه نهایی باشد. وزن هر کدام از آیتمهای بالا بر عهده مدرس درس است.

أزمايش اول

عنوان: آشنایی با گیتهای منطقی پایه، پارامترهای آن و ادوات الکتریکی (1)

مدت زمان آزمایش: 2 ساعت

هدف اَزمایش: در این آزمایش دانشجویان با انواع گیتهای منطقی از هر دو خانواده TTL و MOS آشنا خواهند شد. یکسری آزمایش با این گیتها انجام خواهند داد. سپس به بررسی مشخصات فیزیکی گیتها از هر دو نوع خانواده خواهند پرداخت. در ادامه ادوات الکتریکی شامل مقاومت، خازن، سلف، دیود، ترانزیستورها، منبع توان، تولید کننده سیگنال، اسیلوسکوپ و مابقی ادوات را مورد مطالعه و شناسایی قرار خواهند داد.

شرح أزمايش:

این آزمایش شامل 7 تا زیر آزمایش است که بایستی در یک جلسه آزمایشگاهی انجام شوند.


- 1- مدرس آزمایشگاه در آزمایش اول به معرفی ادوات الکتریکی بپردازد. مقاومتها را معرفی کنید. نحوه خواندن اندازه مقاومتها را به دانشجویان یاد دهید. انواع خازن شامل خازنهای مسطح، خازنهای سرامیکی، خازنهای ورقه ای، خازنهای میکا، خازنهای تانتالیوم و غیره را معرفی کنید. دیودها و انواع آن را معرفی نمائید. به معرفی ترانزیستورهای خانواده BJT و MOS بپردازید. نحوه کار کردن با منبع توان و دستگاه تولید کننده سیگنال بپردازید. انواع شکل موج مربعی، مثلثی، دندادنه اره ای، سینوسی و غیره با فرکانسهای متفاوت را تولید کنید. نحوه کار با اسیلوسکوپ را به دانشجوها یاد دهید.
- 2- در آزمایش دوم، مدرس گیتهای خانواده TTL را به دانشجویان معرفی کند. گیتهای TTL از ترانزیستورهای BJT ساخته شده اند. ساختار یک گیت اینورتر (74Ls04) بایستی برای دانشجویان کالبدشکافی شود که چگونه از ترانزیستورهای BJT ساخته شده است. در ادامه خصوصیات این گیتها از لحاظ مصرف توان، سرعت، تاخیر high به low، تاخیر low به high، فرکانس کاری گیتها و مساحت گیتها را بررسی کنید.

گیتهای TTL خود از لحاظ مصرف توان و سرعت به دسته بندی های متفاوتی تقسیم میشوند که در جدول 1-1 بیان میگردند. مدرس اَزمایشگاه این دسته بندی ها را برای دانشجویان شرح دهد و کاربرد هر کدام را بیان دارد.

نوع	اختصار	مثال	شرح	
TTL کم مصرف	L	74L00	سرعت سوئيچينگ كاهش يافته تا مصرف توان	
			گیت پایین بیاید	
TTL پرسرعت	Н	74H00	سرعت سوئیچینگ بالاتر از یک گیت استاندارد	
			است. اما مطمئنا مصرف توان بالا ميرود	
TTLشاتكى	S	74S00	از دیود شاتکی در ساخت آن استفاده شده است	
			که باعث بهبود زمان سوئیچینگ شده است	
TTL شاتک <i>ی</i> کم	LS	74LS00	از مقاومتهای بالا جهت مصرف توان کمتر و	
مصرف			همچنین دیود شاتکی استفاده شده است	
TTL شاتكى	HS	74HS00	سرعت سوئيچينگ بالا بهمراه ديود شاتكي	
پیشرفته و سریع				
TTL يا ملتاث بايين	LV	74LV00	مورد استفاده برای ولتاژهای 3/3 ولت	

TTL جدول 1-1: انواع گیتهای خانواده

BJT یک گیت اینورتر را در آزمایشگاه از طریق ترانزیستورهای BJT مطابق شکل BJT بسازید




شکل 1-1: پیاده سازی یک گیت منطقی با مقاومت و ترانزیستور

بعد از بستن مدار، یک شکل موج مربعی با فرکانس 10 Khz و دامنه 5 ولت به ورودی آن بدهید. با بررسی موج خروجی همزمان با موج KHz ورودی بر روی اسیلوسکوپ بیان کنید این مدار چه عملی را انجام می دهد؟ بیشینه فرکانس برای عملکرد درست مدار را بیابید.


توجه: برای تولید موج مربعی با دامنه ی 0 تا 5 ولت، از خروجی TTL دستگاه استفاده کنیددر غیر این صورت ممکن است خروجی دستگاه از 2,5 – تا 2,5 باشد.

4- خانواده گیت اینورتر که با ترانزیستورهای BJT ساخته میشود آی سی 7404 است. همچنانکه شکل 1-2 نشان میدهد این آی سی از 1 تا اینورتر ساخته شده است. آی سی 7404 را بر روی breadboard ببندید و همگی اینورترها را مورد آزمایش قرار دهید.

7404 Hex Inverters




شکل 1-2: آی سی 7404 که شامل 6 تا گیت اینورتر است



شکل a: پیاده سازی گیت منطقی اینورتر با ترانزیستورهای MOS. شکل (a) منطق a: پیاده سازی گیت منطق a: منطق passive load با ترانزیستورهای CMOS، شکل (b) منطق a:


در هر دو مورد، مدار را با یک موج مربعی با فرکانس 10 Khz مورد آزمایش قرار دهید. سپس فرکانس کاری را به 1 MHz برسانید و تاثیر افزایش فرکانس را در هر دو طراحی active load و passive load مقایسه و بررسی کنید. خروجی را با اسیلوسکوپ مشاهده کنید.

6- آی سی 4007 شامل 3 تا گیت اینورتر از نوع MOS است. در شکل 1-4 آی سی 4007 نشان داده شده است. این آی سی را بر روی breadboard قرار دهید و همگی اینورترها را مورد آزمایش قرار دهید. از لامپیهای LED می توانید جهت مشاهده خروجی استفاده کنید



شکل 1-4: پیاده سازی گیت منطقی NAND با ترانزیستورهای BJT

 $^{-7}$ یک گیت NAND را با ترانزیستورهای BJT ببندید. شکل $^{-5}$ یک گیت NAND را با ترانزیستورهای نشان میدهد. خانواده گیتهای NADN که از این ترانزیستورها ساخته میشود را خانواده $^{-5}$ می نامند. در شکل $^{-5}$ مقاومتهای R2, R1 و R3 را به ترتیب A4.7 κ Ω میندد. $^{-5}$ مقاومتهای $^{-5}$ مقاومتهای $^{-5}$ میندد. $^{-5}$ میندد.



شکل 1-5: پیاده سازی گیت منطقی NAND با ترانزیستورهای BJT

مدار را با دو موج مربعی با فرکانسهای Khz و 10 Khz مورد آزمایش قرار دهید. شکل موج خروجی را با اسیلوسکوپ مشاهده و تحلیل نمائید.

أزمايش دوم

عنوان: آشنایی با گیتهای منطقی پایه، پارامترهای آن و ادوات الکتریکی (2)


مدت زمان آزمایش: 2 ساعت

هدف آزمایش: این آزمایش در ادامه اهداف آزمایش اول است و هدف از آن آشنایی کامل با گیتهای منطقی پایه از هر دو خانواده TTL و MOS می باشد.

شرح أزمايش:


این آزمایش شامل 7 تا زیر آزمایش است که بایستی در یک جلسه آزمایشگاهی انجام شوند.

1- یک گیت NAND را با ترانزیستورهای MOS ببندید. شکل2-1 یک گیت NAND را با ترانزیستورهای MOS نشان میدهد.




شکل 2-1: پیاده سازی گیت منطقی NAND با ترانزیستورهای MOS

مدار را با دو موج مربعی با فرکانسهای 10 Khz و 8khz مورد آزمایش قرار دهید. شکل موج خروجی را مشاهده و تحلیل نمائید. هر دو فرکانس را بطور خطی افزایش دهید و به 1 مگا هرتز برسانید و شکل موج خروجی را با اسیلوسکوپ مشاهده نمائید. 2− گیت NAND آماده خانواده TTL آی سی شماره 7400 است که در شکل2−2 قابل مشاهد است. این آی سی را بر روی بورد ببندید و مطابق آزمایش شماره 6 دوباره مورد مطالعه قرار دهید.



شكل 2-2: إ ي سي شماره 7400 كه شامل 4 تا گيت منطقي NAND از خانواده TTL است

3– گیت NAND آماده خانواده CMOS آی سی شماره 7400 است که در شکل 2–3 قابل مشاهد است. این آی سی را بر روی بورد ببندید و مطابق آزمایش شماره 7 دوباره مورد مطالعه قرار دهید.




شكل 2-2: إ ى سى شماره 4011 كه شامل 4 تا گيت منطقى NAND از خانواده CMOS است

4- مقایسه خانواده های TTL و CMOS

گیتهای اینورتر هر دو خانواده TTL و CMOS را مجددا بر روی breadboard قرار دهید و آزمایشات زیر را انجام دهید. الف) ورودی یک گیت را یک بار به لاجیک 0 (ولتاژ صفر) ولت و بار دیگر به لاجیک 1 (ولتاژ 5 ولت) متصل کرده و ولتاژ خروجی را درهرمورد اندازه گیری و یادداشت کنید.

ب) به ورودی گیت هیچ باری متصل نکنید. ولتاژ خروجی را اندازه گیری کنید . چه لاجیکی دارد؟

- ج) ورودی های پنج گیت دیگر را به خروجی گیت اول متصل کرده و ولتاژ خروجی گیت اول را برای دوحالت اندازه گیری کنید .تاثیر اتصال تعدادی گیت به خروجی یک گیت چیست؟
- د) بین خروجی گیت اول و ورودی گیت دوم یک میلی آمپرمتر قرار دهید و جریان را برای دو حالت خروجی H و H اندازه گیری کنید و جهت جریان را تعیین کنید.
- ه) توسط میلی آمپرمتر جریان مصرفی آی سی را اندازه گیری کنید. میلی آمپرمتر را بین منبع تغذیه و پایه VCC قرار دهید. اطمینان حاصل کنید که ولتاژ دو طرف آی سی برابر 5 ولت است.
- ز) توسط دو عدد آی سی و پشت سر هم بستن 11 عدد گیت اینورتر و اتصال خروجی گیت آخر به ورودی گیت اول یک نوسان ساز به وجود می آید که پریود موج آن 11 برابر تاخیر انتشار یک گیت است. با اندازه گیری پریود موج روی اسیلوسکوپ تاخیر انتشار گیت را محاسبه کنید و با مقدار در برگه اطلاعاتی مقایسه نمایید. فرض کنید گیت ها مشابه هستند. ضمناً برای افزایش دقت به جای اندازه گیری زمان یک سیکل، می توانید تعداد سیکل ها را افزایش دهید.




شكل 2-4: نمايش 11 گيت اينورتر پشت سر هم

همگی 6 تا ریز آزمایش بخش 4 را برای آی سی های هر دو خانواده مقایسه کنید.

5- یکی دیگر از گیتهای پایه، گیت بافر سه حالته است. آی سی 74365 خانواده TTL دارای 6 تا بافر سه حالته است. شکل 2-5 شکل این آی سی را نشان میدهد


74 365 Hex Buffer / Line Driver 3-state outputs



شکل 5-2 آی سی 74365 که شامل 6 تا بافر سه حالته است. کنترل همه بافرها از خروجی یک AND گیت AND با ورودی های active low


آی سی بافر سه حالته را بر روی breadboard قرار دهید و آن را آزمایش کنید.

یکی از کاربردهای اولیه بافر سه حالته پیاده سازی تسهیم کننده (مالتی پلکسر) است. شکل 1-11 پیاده سازی تسهیم کننده 2 به 1 را توسط بافر سه حالته نشان میدهد. در ادامه أزمایش شماره 12 پیاده سازی تسهیم کننده را با آی سی شماره 74365 در أزمایشگاه انجام دهید.



شکل 2-6 پیاده سازی یک مالتی پلکسر 2 به 1 توسط بافرهای سه حالته

6- یکی از گیتهای پایه و مهم منطقی، گیت XOR است که در درس مدار منطقی بر آن تاکید فراوان میشود. برای شناسایی و فهم بهتر این گیت منطقی، در این آزمایش سعی در پیاده سازی این گیت توسط ترانزیستورهای MOS خواهیم داشت. مطابق شکل 2–7 یک گیت XOR را می توان با ترانزیستورهای CMOS پیاده سازی کرد. در شکل مذکور مقاومت RSS را 10 کیلو اهم در نظر بگیرید و ولتاژ تغذیه را 5 ولت در نظر بگیرید. به کمک مدرس آزمایشگاتان، مدار شکل ... را بر روی breadboard ببندید و سپس به آن دو موج ورودی دهید و خروجی را با اسیلوسکوپ مشاهده فرمائید. نتایج خروجی را برای مدرس تشریح کنید.



شکل 2-7: ساختار یک گیت XOR با ترانزیستورهای MOS

5- گیتهای پایه NOR، AND، NOR، AND، NOR هر دو خانواده TTL و MOS را شناسایی کنید و جداگانه بر روی streadboard قرار دهید و آزمایش نمائید. جدول 1-2 شمای آی سی گیتهای پایه را نشان میدهد. تمامی گیتهای منطقی معرفی شده در جدول 1-2 گیتهای دو ورودی هستند.

جدول 2-1: شماره آی سی گیتهای پایه منطقی

نام گیت	خانواده TTL	خانواده MOS	توضيحات
NOT	7404	4007	
NAND	7400	4011	
NOR	7402	4001	
OR	7432	4071	
AND	7408	4081	
XOR	7486	4030	
XNOR	74266	4077	

أزمايش سوم


عنوان: پیاده سازی هر نوع تابع ترکیبی با استفاده از گیتهای universal از نوع NAND یا NOR


مدت زمان آزمایش: 2 ساعت

هدف آزمایش: در درس مدار منطقی دانشجویان یاد گرفته اند که دو گیت پایه NAND و NOR دو گیت جهانی و universal هستند. به این ترتیب که هر نوع مدار ترکیبی را صرفا می توان با گیت NAND یا NOR پیاده سازی کرد. در این آزمایش این اصل مهم درس مدار منطقی تمرین و بررسی می شود.

شرح أزمایش: این أزمایش شامل 4 تا زیر أزمایش است که به شرح زیر انجام گیرند.

XOR مطابق شکل 3–1 ببندید و رفتار آن را با گیت NAND بر روی یک beardboard مطابق شکل 3–1 ببندید و رفتار آن را با گیت ADR مطابق شکل 3–1 ببندید و رفتار آن را با گیت محال دورودی دلخواه بدهید و خروجی را





(b)

شكل 3-1: (a) نمايش گيت استاندارد XOR و (b) پياده سازى گيت XOR با گيتهاى NAND

- 2- دوباره همین گیت XOR را با گیتهای NOR پیاده سازی کنید. دانشجویان بایستی خودشان شکل مدار را بر روی کاغذ بکشند و بعد آن را پیاده سازی کنند. به مدار طراحی و پیاده سازی خود ورودی بدهید و خروجی آن را تحلیل کنید.
- 3- میخواهیم مداری با عنوان مدار اکثریت طراحی کنیم با 4 تا ورودی تک بیتی C ،B ،A و C ، خروجی زمانی یک میشود که حداکثر ورودیها یک باشند. مدار مذکور را صرفا با گیتهای NOR پیاده سازی کنید. به مدارتان ورودیهای متفاوت بدهید و خروجی را تحلیل نمائید.
 - 4- مداری شامل 4 تا ورودی تک بیتی C ،B ،A و D است. خروجی زمانی یک میشود فقط یک ورودی یک باشد. مدار مذکور را با گیتهای فقط NAND پیاده سازی کنید. به مدار ورودی بدهید و خروجی را تحلیل نمائید.

أزمايش چهارم


عنوان: طراحی و پیاده سازی مدارات ترکیبی جمع کننده و تفریق کننده

مدت زمان أزمايش: 2 ساعت

هدف آزمایش: در درس مدار منطقی دانشجویان با دو نوع پیاده سازی جمع کننده (رقم نقلی انتشاری و رقم نقلی پیش بین) آشنا شده اند. همچنین طراحی مدارات جمع کننده چند بیتی را نیز انجام داده اند. مدارات تفریق کننده نیز در درس بررسی و طراحی شده اند. در این آزمایش همچنین طراحی مدارات در آزمایشگاه است.

شرح أزمایش: این أزمایش شامل 7 تا زیر أزمایش است که به شرح زیر انجام گیرند.

- 1- یک مدار جمع کننده تک بیتی تمام (Full Adder) را به کمک گیتهای خانواده MOS یا TTL پیاده سازی کنید و سپس به آن ورودی دهید و خروجی را بررسی نمائید.
- 2- آی سی شماره 74LS84A از 4 تا Full adder تشکیل شده است (شکل 4-1). این آی سی را بر روی beadboard قرار دهید و یکی از Full Adder ها را آزمایش کنید



شكل 4–1: آى سى 74LS83A كه شامل 4 تا Full Adder است

- 3- به کمک آی سی مذکور یک جمع کننده 4 بیتی از نوع رقم نقلی انتشاری (Ripple Carry) پیاده سازی کنید. به آن دو ورودی 4 بیتی بدهید و خروجی را بررسی نمائید تا صحت مدار شما تایید گردد.
 - 4- به کمک گیتهای XOR همین جمع کننده بالا را به یک تفرق کننده 4 بیتی تبدیل کنید.
- 5- مدار آزمایش شماره 4 را همزمان به یک جمع کننده و یک تفریق کننده 4 بیتی تبدیل کنید بطوریکه با انتخاب S=0 مدار عمل جمع را انجام دهد و با انتخاب S=1 مدار عمل تفریق را انجام دهد.
- 6- به کمک آی سی بالا و گیتهای TTL مورد نیاز یک جمع کننده 4 بیتی از نوع رقم نقلی پیش بین طراحی و پیاده سازی کنید. مدار این جمع کننده در درس مدار منطقی طراحی و بررسی شده است. به نظر شما چه تفاوتی بین جمع کننده آزمایش شماره 6 با جمع کننده آزمایش شماره 6 است. نظرات خود را به مدرس اعلام کنید.
 - 7- بعنوان آخرین آزمایش یک جمع کننده BCD برای جمع دو رقم BCD طراحی و پیاده سازی کنید.

أزمايش ينجم


عنوان: اَشنایی با نگهدارنده ها و فلیپ فلاپ ها (Latches and Flip-Flops)

مدت زمان آزمایش: 2 ساعت


هدف آزمایش: در درس مدار منطقی دانشجویان با المان های نگهدارنده حساس به سطح کلاک و حساس به لبه کلاک آشنا شده اند. در این آزمایش دانشجویان با المان نگهدارنده NOR Latch و Gated SR Latch و نحوه ساخت آنها با گیتهای منطقی پایه آشنا میشوند. در ادامه چهار نوع فلیپ فلاپ JK ، D ، SR و T آشنا و آنها را خواهند ساخت. سپس از آی سی های آماده TTL برای راه اندازی آنها استفاده خواهند نمود.

شرح أزمایش: این أزمایش شامل 4 تا زیر أزمایش است که به شرح زیر انجام گیرند.

- 1- به کمک گیتهای پایه NOR یک عدد SR-latch را پیاده سازی نمائید و سپس به اَن ورودیهای SR=10 و SR=01 و SR=00 latch الان به SR=00 اعمال نمائید. خروجی را مشاهده نمائید و توضیح دهید که latch به چه شکل به نگهداری داده پرداخت. الان به SR=00 ورودی SR=11 بدهید. خروجی را مشاهده نمائید. توضیح دهدی چرا ورودی SR=11 ورودی ممنوعه است.
- 2- مدار آزمایش قبلی را به کمک دو گیت AND به مدار gated تبدیل کنید. مدار ایجاد شده یک مدار AND است. به آن ورودیهای دلخواه دهید و مورد آزمایش قرار دهید. آیا مدار ایجاد شده یک مدار حساس به لبه است؟ چرا؟
 - 3- مدار آزمایش 2 را به یک D-Latch تبدیل کنید و به آن ورودی دلخواه دهید و پاسخها را بررسی کنید
- 4- به کمک دو عدد D-latch یک فلیپ فلاپ نوع D حساس به لبه مثبت بسازید. سپس از طریق تولید کننده پالس به اَن کلاک تغذیه را بدهید. در ادامه شکل موج زیر را به ورودی FF بدهید و خروجی اَن را مشاهده کنید. الان FF را حساس به لبه منفی کنید چه تغییری میخواهد؟ دوباره شکل موج قبلی را بدهید و پاسخ را مشاهده نمائید.



- 5- بیشنیه فرکانس کاری مدار آزمایش 4 را بدست بیاورید. همچنین setup-time و hold-time را برای مدار آزمایش 4 حساب کنند.
- 6- اَی سی های TTL با شماره 74LS75 یک اَی سی D-latch است که داخل اَن 4 تا D-latch موجود می باشد. این اَی سی را تست کنید و با اَی سی مربوطه یک مدار ببندید و به اَن یک شکل موج دلخواه بدهید.
- 7- آی سی 74LS74 نیز شامل 2 تا D-FF است. آی سی مذکور را نیز روی بورد ببندید و به ورودی آن شکل موج آزمایش 4 را بیاد بدهید و مورد مطالعه قرار دهید. این آی سی شامل پایه های PRE و CLR با فعالیت active-low هم هست. این پایه ها را بیاد بیاورید و نقش آنها را توضیح دهید.
 - 8- آزمایش 5 را برای آی سی 74LS175 تکرار نمائید.
- 9- به وسیله دو تا Gated SR-latch و گیتهای پایه دیگر یک JK-FF حساس به لبه منفی بسازید. بعد از تامین سیگنال کلاک -JK -FF جبه ورودیهای JK به ترتیب مقادیر 10، 01، 00 و 11 بدهید و فلیپ فلاپ را تست کنید.
 - 10-فلیپ فلاپJK اَزمایش قبل را به یک T-FF تبدیل کنید و آن را بررسی نمائید. شکل موج اَزمایش شماره 5 را به آن بدهید و



خروجی را ارزیابی کنید.

ن را روی بورد ببندید و به پایه های j هستند. آن را روی بورد ببندید و به پایه های j و JK-FF هستند. آن را روی بورد ببندید و به پایه های j و -11 شکل موج زیر را بدهید و خروجی را بررسی کنید.

أزمايش ششم

عنوان: شمارنده و شيفت رجيستر (Shift register and Counters)

مدت زمان آزمایش: 2 ساعت

هدف آزمایش: در درس مدار منطقی دانشجویان با انواع شیفت رجیستر (شیفت به چپ، شیفت به راست، پارالل لود، پارالل لود و بعد شیفت به چپ یا راست و....) را یاد گرفته اند. آنها را تحت اسامی SISO, PISO, SIPO,PIPO می شناسیم. مثلا PISO: parallel in serial out و یا out و یا PISO: میشترها و شمارند هها را پیاده سازی نمائیم

شرح آزمایش: این آزمایش شامل 4 تا زیر آزمایش است که به شرح زیر انجام گیرند.

- 1- به کمک فلیپ فلاپهای نوع T یا نوع JK یک شمارنده آسنکرون مد 12 بسازید. بعبارت دیگر شمانده بایستی از 0 تا 11 بشمارد. حواستان باشد اگر از کلاک فرکانس بالا استفاده کنید نمی توانید شمارنده را با چشم ببینید. بنابراین فرکانس وردی برای فلیپ فلاپ اول را 1 هرتز در نظر بگیرید. خروجیهای فلیپ فلاپها را به LED وصل کنید تا آنها را ببینید.
 - 2- آی سی 74ls161 یک آی سی شمارنده 4 بیتی است. از طریق آی سی مذکور نیز شمارنده را ببندید و آزمایش کنید.
 - 3- بوسیله 74ls161 یک شمارنده BCD بسازید و شمارش آن را بوسیله یک 7-seg مشاهده کنید.
 - 4- به کمک فلیپ فلایهای نوع D یک SISO 4بیتی به سمت چپ بسازید. همین SISO را به سمت راست تغییر دهید.
 - 5- یک شیفت رجیستر 4 بیتی به سمت چپ بسازید اما این قابلیت را داشته باشد که بتوانید آن را با عدد دلخواه 4 بیتی خود load کنید.
 - 6- آی سی 74ls164 یک شیفت رجیستر است. به کمک این آی سی و گیتهای پایه و یک انکودر 8 به سه یک شمارنده 3 بیتی که از 0 تا 7 می شمارد را بسازید. . توجه کنیدآی سی مذکور دارای ورودی سریال و خروجی موازی است

أزمايش هفتم

عنوان: طراحی و پیاده سازی ماشین خودکار تحویل قهوه

مدت زمان آزمایش: 4 ساعت

هدف آزمایش: در درس مدار منطقی دانشجویان شیوه سنتز سیستمهای دیجیتال ترتیبی و کنترلرهای ترتیبی FSM شامل هر دو نوع Mealy و Moore را یاد میگیرند. یکی از بهترین مثالها برای یادگیری این کنترلرها، طراحی و پیاده سازی ماشین خودکار دستگاه تحویل قهوه است.

شرح آزمایش: دستگاه قهوه ساز مورد آزمایش ما به گونه ای عمل میکند که در صورت گذاشتن 75 سنت در داخل دستگاه، دستگاه یک لیوان قهوه را تحویل مشتری میدهد. دستگاه فقط دارای یک شیار برای گذاشتن سکه است و تنهای سکه های 25 سنتی را نیز می پذیرد. یک سنسوری در بالای شیار سکه است که هرگاه سکه 25 سنتی در آنجا قرار گرفت یک سیگنال 1 برای کنترلر دیجیتال می فرستد. اگر مجموع سکه ها به سه تا سکه یعنی 75 سنت رسید، دستگاه آماده پرداخت لیوان قهوه است. حال با توجه به توصیف مسئله، قدمهای زیر را برای انجام آزمایش بردارید

- 1- مدل Moore ماشین مذکور را طراحی نمائید
- 2− مدل Mealy ماشین مذکور را طراحی نمائید
- 3- به كمك فليپ فلاپهاي D و مدل Moore به طراحي شماتيك كنترلر بپردازيد
- 4- طراحی شماتیک مرحله سوم را با کمک آی سی های TTL بر روی بورد ببندید و آن را تست کنید. برای سنسور می توانید از یک push-button استفاده کنید که هرگاه فشار داده شد به منزله قرار گرفتن یک سکه 25 سنتی است
 - 5- به كمك فليپ فلاپهاي JK و مدل Mealy به طراحي شماتيک كنترلر بپردازيد
- 6- طراحی شماتیک مرحله پنجم را بر رروی FPGA پیاده سازی کنید. از امکانات push-button موجود بر روی کیت FPGA بهره ببرید.