

UNIVERSITÉ DE MONTRÉAL

Devoir n°4

Par

Lenny SIEMENI TCHOKOTE

Baccalauréat Informatique

Faculté des arts et des sciences
Département d'Informatique et Recherche Opérationnelle

Travail présenté à Alena Tsikhanovich


Dans le cadre du cours IFT1227
Architecture des Ordinateurs

Avril 2018

Modifications apportées au schéma MIPS (regroupe les modifications communes) :

Changements dans l'ALU et contrôleur	Ajout de Zéro Extend + changement du mux2 pour un mux4 sur writedata	Ajout d'un mux2 après PCJump et juste avant la logique combinatoire de PC'	Changement du mux2 pour un mux4 avec 31 en entrée « 10 » et ajout d'un zero extend prenant PC+4 en entrée et connecte sur le mux4 de MemToReg
<ul style="list-style-type: none"> - IndexIntAdrr - SLT - SLTU - SLL - ORI - ANDI - ADDI - LUI - JAL 	<ul style="list-style-type: none"> - ORI - ANDI - LUI 	<ul style="list-style-type: none"> - JR 	<ul style="list-style-type: none"> - JAL

Le schéma avec les modifications décrites ci-dessus



Le tableau du contrôleur après l'ajout de ces nouvelles instructions :

Instr	Op5:0	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	F5:0	Jump	IR	AluSrc	Alu contr 2:0
R-type	000000	1	1 01	00	0	0	00	Voir tab	0	0	10	000
lw	100011	1	00	1 01	0	0	1 01	100000	0	0	00	010
sw	101011	0	XX	1 01	0	1	XX	100000	0	0	00	010
beq	000100	0	XX	00	1	0	XX	100010	0	0	01	110
j	000010	0	XX	XX	X	0	XX	XXXXXX	1	0	XX	XXX
addi	001000	1	00	1 01	0	0	00	100000	0	0	00	010
andi	001100	1	00	10	0	0	00	100101	0	0	10	000
jr	000000	0	XX	XX	X	X	XX	(tab) 001000	X	1	10	000
jal	000011	1	11	XX	X	X	XX	XXXXXX	1	0	XX	XXX
lui	001111	1	00	10	0	0	00	000100	0	0	10	000
ori	001101	1	00	10	0	0	00	000100	0	0	10	000
sll	000000	1	01	00	0	0	00	(tab) 000000	0	0	10	000
sllw	000000	1	01	00	0	0	00	(tab) 101011	0	0	10	000
sllt	000000	1	01	00	0	0	00	(tab) 101010	0	0	10	000
Index Info Addr	010001	1	01	00	0	0	00	XXXXXX	0	0	XX	XXX

- RegDst, MemtoReg et AluSrc on 2 bits car on utilise des flux 4-1 -

Pour les fichiers VHDL :

- La modification de l'alu seule se trouve dans le dossier « testbench_ALU » et le testbench ainsi que le fichier .vhd de l'ALU se trouvent dans le sous-dossier « testbench_ALU/vhdl/ ».
- Les implémentations des 9 instructions dans le processeur mips se trouvent dans le dossier « implementation_9_instructions/ ». Le sous-répertoire « implementation_9_instructions/files/ » contient tous les .vhd nécessaires au fonctionnement du processeur, ainsi que le testbench, et « imem.vhd »
- « fact6_iter.asm » contient le code assembleur de factorielle(6), et le fichier « mem_file » contient le code machine.