

ĐẠI HỌC KHOA HỌC TỰ NHIÊN - ĐHQG TP.HCM
KHOA ĐIỆN TỬ - VIỄN THÔNG

BÁO CÁO THỰC HÀNH

THIẾT KẾ MẠCH IN PCB VỚI KICAD

**Lab 06: Routing – Kỹ thuật Đi dây Mạch in, Cấu hình Trình đi dây
Tương tác và Quản lý Via**

Họ và tên:	Lê Ngọc Tường
MSSV:	23207124
Lớp:	23DTV_CLC3
Môn học:	Thiết kế mạch in PCB với KiCad (HK3/2025-2026)

TP. HỒ CHÍ MINH, NĂM HỌC 2025 - 2026


BÀI TẬP VỀ NHÀ: HOÀN THIỆN VÀ TỐI ƯU HÓA ROUTING TRÊN PCB CÁ NHÂN

Yêu cầu: Thực hiện định tuyến (Routing) toàn bộ mạng dây cho bo mạch cá nhân (Mạch nguồn đa năng USB - UART - NE555) đảm bảo đầy đủ các nguyên tắc kỹ thuật: phân bổ Net Classes (IPC-2152), cấu hình Trình đi dây tương tác (Interactive Router), uốn góc 45°, quản lý chuyển lớp via tối ưu, dọn dẹp mạch in (Cleanup) và vượt qua kiểm tra DRC (0 Errors, 0 Warnings).

1. Cấu hình Trình đi dây Tương tác (Interactive Router)

Trình đi dây tương tác trong KiCad 10 cho phép định tuyến đường mạch bán tự động với khả năng kiểm soát và chạm theo thời gian thực dựa trên hệ thống Design Rules (DRC).

- **Ba chế độ định tuyến chính (Router Modes):**
- **Highlight Collisions:** Đi dây thủ công, tô sáng màu xanh lá cây cảnh báo khi vi phạm khoảng cách an toàn (clearance).
- **Shove (Chế độ tiêu chuẩn áp dụng):** Tự động đẩy các đường mạch hoặc via xung quanh dạt sang bên để mở lối đi cho đường mạch mới mà vẫn đảm bảo tuyệt đối khoảng cách an toàn. Đối với vật cản cố định (pad linh kiện hoặc track bị khóa), đường dây sẽ tự động luồn lách qua.
- **Walk Around:** Tự động ôm sát biên dạng ngoài của các vật cản để tìm đường đi ngắn nhất mà không làm xê dịch đối tượng khác.



Hình 1. Hộp thoại cấu hình Trình đi dây Tương tác (Interactive Router Settings) trong KiCad

- **Bảng thiết lập tối ưu hóa đi dây trong Interactive Router:**

Tùy chọn (Option)	Ý nghĩa kỹ thuật	Thiết lập áp dụng
Mode	Chọn 1 trong 3 chế độ: Highlight collisions, Shove, Walk around	Shove (để đi dây linh hoạt)
Shove vias	Cho phép đẩy via cùng với đường mạch khi phát sinh va chạm	Enabled (tối ưu mật độ dây)
Jump over obstacles	Tự động nhảy vượt qua phía sau chướng ngại vật cố định	Enabled
Remove redundant tracks	Tự động xóa các vòng lặp (loops) dư thừa khi vẽ đường thay thế	Enabled (chống tạo loop nhiều)
Optimize pad connections	Tự động căn chỉnh hướng thoát dây ra khỏi pad, tránh góc nhọn	Enabled (chống đứt gãy pad)
Smooth dragged segments	Làm mượt và gộp các đoạn dây khi kéo giãn để giảm số lần đổi hướng	Enabled
Allow DRC violations	Bỏ qua cảnh báo khoảng cách an toàn, cho phép đặt đè đường mạch	Disabled (bảo đảm an toàn mạch)

2. Quy chuẩn Net Classes, Góc uốn 45° và Kỹ thuật Quản lý Via

2.1. Tư thế đường mạch (Track Posture) và Góc uốn 45° (Corner Mode)


- **Tư thế đường mạch (Track Posture):** Sử dụng phím tắt **/** (*Switch Track Posture*) để đảo thứ tự ưu tiên giữa đoạn thẳng và đoạn chéo 45°.
- **Chế độ góc uốn 45°:** Sử dụng phím tắt **Ctrl + /** để thiết lập chế độ *45 degree*.
- **Nguyên tắc chống bẫy axit (Acid Traps) và giảm bức xạ EMI:** Toàn bộ đường mạch được vát góc 45° hoặc 135°, triệt tiêu tuyệt đối góc vuông 90° và góc nhọn (< 90°) nhằm ngăn chặn ứ đọng dung dịch ăn mòn hóa học gây đứt dây mạch và loại bỏ hiện tượng phát xạ nhiễu điện từ.

2.2. Bảng phân bổ Net Classes và quy chuẩn bề rộng đường đồng (IPC-2152)


Tên Net Class	Độ rộng Track	Clearance	Via (Đường kính / Lỗ)	Các Net áp dụng & Chức năng
Power_Main	0.80 mm	0.25 mm	0.80 / 0.40 mm	VBUS, +5V, +3.3V, -5V, GND (Dòng tải lớn 1.0A-1.5A, chống sụt áp)
USB_Diff	0.30 mm	0.20 mm	0.60 / 0.30 mm	D+, D- từ cổng Micro-USB (Cặp vi sai song hành, trở kháng vi sai 90 Ω)
Signal_UART	0.30 mm	0.20 mm	0.60 / 0.30 mm	TXD, RXD, RTS, CTS, DTR, CLK (Tín hiệu logic 3.3V và xung NE555)
Default	0.40 mm	0.20 mm	0.60 / 0.30 mm	Các đường LED D1-D6, phân cực (Tín hiệu điều khiển chung trên bo mạch)

2.3. Kỹ thuật Quản lý Via, Chuẩn bảo vệ IPC-4761 và Dọn dẹp mạch in (Cleanup)

- **Kỹ thuật chuyển lớp via:** Trong quá trình đi dây bằng lệnh **x**, nhấn phím **v** (*Place Via*) để chèn via xuyên lớp và chuyển đổi vùng làm việc giữa lớp mặt trên **F.Cu** và mặt dưới **B.Cu**.
- **Tiêu chuẩn bảo vệ Via (IPC-4761):** Áp dụng chế độ *Type I (Tenting)* phủ kín lớp mặt nạ hàn (Solder Mask) lên lỗ via chống oxy hóa; các via chịu dòng nguồn được tăng kích thước vành đồng lên 0.80 mm / lỗ 0.40 mm.
- **Dọn dẹp tối ưu hóa mạch in (Cleanup Tracks & Vias):** Chạy công cụ **Tools -> Cleanup Tracks & Vias...** để tự động gộp các đoạn thẳng hàng (*Merge co-linear tracks*), xóa các đoạn dây cụt bỏ lửng (*Delete tracks unconnected at one end*) và loại bỏ via trùng lặp (*Delete redundant vias*).



Hình 2. Hộp thoại cấu hình Track & Via Sizes




Hình 3. Hộp thoại Cleanup Tracks & Vias

3. Kết quả Thiết kế Bản vẽ 2D PCB Layout và Mô hình Phối cảnh 3D


Bo mạch nguồn đa năng kích thước 50×50 mm gồm 38 linh kiện và 29 nets đã được định tuyến hoàn chỉnh trên 2 lớp đồng (F.Cu và B.Cu), tích hợp đầy đủ khung bản vẽ Title Block chuẩn thông tin sinh viên.

3.1. Bản vẽ Thiết kế 2D PCB Layout hoàn chỉnh




Hình 4. Bản vẽ 2D PCB Layout hoàn thiện (Lớp Top F.Cu màu đỏ, Lớp Bottom B.Cu màu xanh, Title Block cá nhân)


3.2. Phối cảnh 3D Render trực quan của Bo mạch hoàn thiện



Hình 5. Phối cảnh 3D Mặt Trên (Top Layer F.Cu)



Hình 6. Phối cảnh 3D Mặt Dưới (Bottom Layer B.Cu)



Hình 7. Phối cảnh 3D Đa góc nhìn (Isometric View) thể hiện độ hoàn thiện thực tế của bo mạch Lab 06

4. Đánh giá Kiểm tra DRC và Chiến lược Tối ưu hóa Bo mạch

4.1. Bảng Kiểm tra và Đánh giá Chất lượng Thiết kế

STT	Hạng mục kiểm tra	Tiêu chuẩn chất lượng	Kết quả thực tế	Đánh giá
1	Tỷ lệ kết nối mạng (Ratsnest)	100% các net được kết nối (0 unrouted)	0 unconnected	ĐẠT (Passed)
2	Góc chuyển hướng đường mạch	Vát góc 45° / 135°, triệt tiêu góc 90°	100% góc 45°	ĐẠT (Passed)
3	Độ rộng đường nguồn (Power_Main)	Bề rộng dây ≥ 0.80 mm theo Net Class	0.80 mm trực nguồn	ĐẠT (Passed)
4	Cặp vi sai USB (D+ , D-)	Đi song hành đối xứng, cách ly nhiễu tốt	Song hành, không via	ĐẠT (Passed)
5	Bố trí Tụ lọc nguồn & Bypass	Nguồn → Tụ lọc → Chân cấp IC	Tụ ôm sát chân IC	ĐẠT (Passed)
6	Khoảng cách mép bo (Edge.Cuts)	Khoảng cách đường đồng ≥ 0.50 mm	1.0 mm – 2.5 mm	ĐẠT (Passed)
7	Tối ưu hóa Via xuyên lớp	Via 0.8/0.4mm (Nguồn), 0.6/0.3mm (Tín hiệu)	Số lượng tối thiểu	ĐẠT (Passed)
8	Dọn dẹp mạch in (Cleanup)	Không stub thừa, không via cụt 1 đầu	Đã tối ưu hoàn toàn	ĐẠT (Passed)

4.2. Chiến lược Tối ưu hóa và Bài học Kinh nghiệm

- **Quy hoạch phân tầng (Layer Stackup Strategy):**
- Lớp trên **F.Cu**: Định tuyến các đường tín hiệu ngắn, kết nối trực tiếp các chân linh kiện dán SMD (AMS1117, CP2102, NE555).
- Lớp dưới **B.Cu**: Phân phối các trục nguồn chính liên kết giữa các cọc Jumpers và Header, tạo hành lang thông thoáng để chuẩn bị cho việc phủ đồng mặt phẳng mass (*Ground Plane*) ở Lab 07.
- **Kỹ thuật chống nhiễu cho khối tạo xung NE555:** Tụ lọc phân cực 10 µF và tụ bypass 100 nF đặt sát chân 8 (VCC) và chân 5 (CV) của NE555. Đường xung ngõ ra **CLK_555** được cách ly với các đường truyền dữ liệu vi sai USB để tránh gây nhiễu chéo (*Crosstalk*).
- **Tối ưu hóa phân tán nhiệt và dòng tải cho IC nguồn:** Đường mạch ngõ ra **+3.3V** của AMS1117-3.3V (U1) được mở rộng lên 0.80 mm, tạo vùng đệm đồng tản nhiệt tại Pad số 2 (Tab) nhằm nâng cao độ bền và ổn định nhiệt.
- **Quy trình kiểm soát chất lượng:** Luôn ưu tiên đi dây đường nguồn và cặp vi sai USB trước; tận dụng chế độ Shove để tối ưu hóa không gian; chạy Cleanup Tracks & Vias và kiểm tra DRC đạt 0 lỗi trước khi bàn giao thiết kế.