

ĐẠI HỌC KHOA HỌC TỰ NHIÊN - ĐHQG TP.HCM
KHOA ĐIỆN TỬ - VIỄN THÔNG

BÁO CÁO THỰC HÀNH

THIẾT KẾ MẠCH IN PCB VỚI KICAD

**Lab 07: Design Rules Checkers (DRC) – Kiểm tra và Sửa lỗi Quy tắc
Thiết kế, Xác minh Schematic Parity**


Họ và tên:	Lê Ngọc Tường
MSSV:	23207124
Lớp:	23DTV_CLC3
Môn học:	Thiết kế mạch in PCB với KiCad (HK3/2025-2026)

BÀI TẬP 1: THỐNG KÊ CÁC LỖI DRC TỪ ĐỒ ÁN CÁ NHÂN VÀ PHƯƠNG ÁN XỬ LÝ

Yêu cầu: Dựa trên quá trình thiết kế bo mạch cá nhân (Mạch nguồn đa năng USB - UART CP2102 - Dao động NE555), thống kê chi tiết các nhóm lỗi Design Rules Checker (DRC) thường gặp, phân cấp mức độ nghiêm trọng và đề xuất phương án xử lý theo chuẩn kỹ thuật công nghiệp.

1. Phân loại cấu hình mức độ vi phạm trong Board Setup (Violation Severity)

Trong KiCad, mức độ nghiêm trọng của từng quy tắc kiểm tra DRC được thiết lập tại **File -> Board Setup -> Design Rules -> Violation Severity**. Ba cấp độ áp dụng gồm: * **Error (Lỗi nghiêm trọng):** Ngăn chặn việc xuất file gia công sản xuất, bắt buộc phải khắc phục triệt để (0 Errors). * **Warning (Cảnh báo):** Các vị trí cần lưu ý kỹ thuật (như khe mặt nạ hàn hẹp giữa các chân SMD pitch mịn), không làm gián đoạn sản xuất nếu nằm trong dung sai cho phép của xưởng gia công. * **Ignore (Bỏ qua):** Tắt kiểm tra đối với các đối tượng phi điện học (như mực in lụa đè lên pad đồng vì xưởng sẽ tự động cạo bỏ qua bước Gerber Mask Subtraction).



Hình 1. Giao diện hộp thoại cấu hình phân cấp mức độ vi phạm (Violation Severity) chụp trực tiếp trong KiCad Board Setup

• Bảng thiết lập phân cấp quy chuẩn áp dụng cho dự án bo mạch:


Quy tắc kiểm tra (Rule)	Mức thiết lập	Ý nghĩa kỹ thuật và nguyên tắc áp dụng
Unconnected items	Error	Chân pad hoặc đường mạch bị đứt đoạn, chưa hoàn thành kết nối ratnest. Bắt buộc 0 lỗi.
Schematic parity mismatch	Error	Sai lệch giữa Sơ đồ nguyên lý và Bo mạch PCB (thiếu/thừa linh kiện, sai chân). Bắt buộc khớp 100%.
Board has malformed outline	Error	Đường biên viền bo Edge.Cuts bị hở, đứt đoạn hoặc tự cắt chéo nhau. Bắt buộc khép kín hoàn toàn.
Items shorting two nets	Warning	Hai đường đồng khác net chạm chập nhau. Bắt buộc rà soát và tách rời đường mạch.
Clearance violation	Warning	Khoảng cách cách điện giữa hai đối tượng đồng thấp hơn quy định của Netclass.
Solder mask aperture bridges	Warning	Khoảng cách mở mặt nạ hàn giữa các pad SMD pitch mịn (QFN-28, SOT-23-6) dưới 0.1mm.
Silk over copper / Silk overlap	Ignore	Mực in lụa đè lên pad đồng (nhà máy tự động trừ mặt nạ hàn khi tạo film quang học).

2. Thống kê các nhóm lỗi DRC thực tế và phương án xử lý kỹ thuật


STT	Nhóm lỗi DRC (Violation)	Nguyên nhân phát sinh thực tế	Phương án xử lý kỹ thuật chuẩn xác
1	Unconnected items	Bỏ sót tín hiệu nối mass GND hoặc các đường tín hiệu điều khiển trạng thái (CHRG, STDBY, DTR).	Sử dụng phím X để hoàn thiện đường track hoặc phủ đồng Plane GND cho toàn bộ mặt Top/Bottom kết hợp đặt via xuyên.
2	Items shorting two nets	Đặt Via quá sát chân pad linh kiện khác net hoặc kéo track xuyên qua pad linh kiện mà không chuyển lớp.	Di chuyển via ra khỏi vùng pad tối thiểu 0.3mm, sử dụng Interactive Router ở chế độ <i>Shove</i> hoặc <i>Walk Around</i> để tự động đặt dây.
3	Clearance violation	Khoảng cách giữa đường sạc dòng lớn (1A) và các đường đo áp quá bé (< 0.2mm).	Thiết lập Netclass riêng cho đường Power (0.8mm width, 0.3mm clearance) và đường Signal (0.25mm width, 0.2mm clearance).
4	Board edge clearance	Đường mạch đồng hoặc viền pad đồ đồng tràn ra sát mép cắt cơ học của bo mạch.	Cấu hình <code>min_copper_edge_clearance = 0.5mm</code> trong Board Setup và kéo thụt vùng phủ đồng vào trong lòng bo.
5	Solder mask aperture bridges	Mặt nạ hàn giữa các chân pad IC CP2102 (QFN-28) hoặc NE555 quá hẹp, nhà máy không thể phủ màng film.	Đặt <code>solder_mask_min_width = 0.1mm</code> , nếu pitch chân quá dày (0.5mm) thì cho phép tạo cửa sổ mở mask chung theo khuyến nghị xưởng.
6	Missing footprint / Parity mismatch	Chèn thêm linh kiện trên Sơ đồ nguyên lý nhưng chưa cập nhật sang PCB Editor.	Nhấn phím F8 (Update PCB from Schematic), chọn tùy chọn đồng bộ theo Reference Designator để kéo footprint vào bo.
7	Courtyards overlap	Đường bao Courtyard của hai linh kiện nằm đè lên nhau, gây nguy cơ cán vỏ thực tế.	Đổi vị trí linh kiện cách nhau tối thiểu 1.5mm. Đảm bảo cổng cắm USB và công tắc Switch quay miệng ra ngoài mép bo.

3. Tra cứu quy tắc khoảng hở (Clearance Resolution) và ràng buộc (Constraints Resolution)

KiCad cung cấp hai công cụ phân tích cục bộ giúp kỹ sư giải quyết nhanh các điểm vi phạm: * **Clearance Resolution (Inspect -> Clearance Resolution)**: Chọn hai đối tượng trên bo mạch để kiểm tra khoảng cách thực tế so với giá trị tối thiểu của Netclass chi phối. * **Constraints Resolution (Inspect -> Constraints Resolution)**: Tra cứu toàn bộ các ràng buộc vật lý (độ rộng track, kích thước lỗ khoan via, vành khuyên đồng annular ring, khoảng cách mép bo) đang áp dụng cho đối tượng được chọn.



Hình 2. Giao diện tra cứu khoảng hở cách điện F.Cu qua Clearance Resolution



Hình 3. Giao diện xác minh ràng buộc diện tích Footprint C11 qua Constraints Resolution

BÀI TẬP 2: THIẾT LẬP DESIGN RULES THEO THÔNG SỐ NHÀ SẢN XUẤT PCB TIÊU CHUẨN

Yêu cầu: Thiết lập bảng thông số Design Rules trong KiCad phù hợp với năng lực chế tạo của các nhà máy sản xuất mạch in tiêu chuẩn (tham chiếu chuẩn 2 lớp FR4, độ dày đồng 1 oz = 35 µm từ JLCPCB, PCBWay). Đồng thời hoàn thiện kiểm tra DRC trên bo mạch thực tế đạt 0 lỗi.


1. Bảng cấu hình Design Rules chuẩn công nghiệp

Thông số thiết kế (Parameter)	Ký hiệu trong KiCad	Giới hạn gia công	Giá trị áp dụng tối ưu
Độ rộng đường mạch tối thiểu	min_track_width	0.127 mm (5 mil)	0.25 mm (10 mil)
Khoảng cách cách điện tối thiểu	min_clearance	0.127 mm (5 mil)	0.20 mm (8 mil)
Đường kính lỗ khoan via nhỏ nhất	min_through_hole_diameter	0.30 mm (12 mil)	0.30 mm (Via 0.6/0.3)
Vành khuyên đồng (Annular Ring)	min_via_annular_width	0.13 mm (5 mil)	0.15 mm
Khoảng cách đồng đến mép bo	min_copper_edge_clearance	0.30 mm (12 mil)	0.50 mm (20 mil)
Khoảng cách giữa hai lỗ khoan	min_hole_to_hole	0.25 mm (10 mil)	0.35 mm
Độ rộng cầu hàn nhỏ nhất	solder_mask_min_width	0.10 mm (4 mil)	0.10 mm
Độ dày nét chữ in lụa nhỏ nhất	min_text_thickness	0.15 mm (6 mil)	0.15 mm

2. Kết quả kiểm tra nghiệm thu DRC trên Bo mạch Lab 07 (0 Errors, 0 Unconnected Items)

Sau khi hiệu chỉnh cơ khí cho cổng USB1 xoay góc 270° hướng ra mép trái bo mạch, căn thẳng hàng công tắc SW2 và tái định tuyến các đường nguồn / tín hiệu vi sai, dự án đã được kiểm tra toàn diện bằng cả giao diện đồ họa KiCad DRC và lệnh

```
kicad-cli pcb drc --schematic-parity :
```




Hình 4. Kết quả nghiệm thu thực tế trong Design Rules Checker đạt 0 Errors, 0 Unconnected Items (281 cảnh báo mask aperture)

- **Tổng kết các chỉ số kỹ thuật nghiệm thu:**
- **Tổng số lỗi nghiêm trọng (Errors): 0 Lỗi** (Đạt chuẩn 100% không có lỗi chế tạo).
- **Số chân pad chưa kết nối (Unconnected Pads): 0 Chân** (Toàn bộ 29 net chức năng đã được kết nối hoàn chỉnh).
- **Độ tương thích Sơ đồ nguyên lý (Schematic Parity): 100% khớp** (Toàn bộ linh kiện và netlist trùng khớp tuyệt đối).
- **Cảnh báo giám sát (Warnings): 281 cảnh báo** (Bao gồm các khe mở mặt nạ hàn hẹp giữa các chân SMD pitch mịn của IC QFN-28 và giao lộ dây đồng đã được phân cấp mức Warning an toàn).


3. Bản vẽ Mạch in 2D và Phối cảnh 3D Nghiệm thu Dự án Lab 07

- **Bản vẽ bố trí mạch in 2D hoàn thiện:** Hình ảnh chụp trực tiếp từ màn hình KiCad PCB Editor thể hiện rõ cấu trúc định tuyến lớp mặt trên **F.Cu** (màu đỏ), lớp mặt dưới **B.Cu** (màu xanh lam), cổng USB1 hướng ra ngoài mép bo và đường bao bo mạch **Edge.Cuts** kích thước 50 x 50 mm.




Hình 5. Bản vẽ 2D PCB Layout hoàn thiện của Dự án Lab 07 sau khi xử lý triệt để các lỗi DRC


- **Phối cảnh 3D Mặt trên, Mặt dưới và Phối cảnh Isometric xuất trực tiếp bằng KiCad CLI:**



Hình 6. Phối cảnh 3D Mặt trên (Top View)



Hình 7. Phối cảnh 3D Mặt dưới (Bottom View)



Hình 8. Phối cảnh 3D góc nghiêng Isometric hoàn chỉnh chất lượng cao xuất từ KiCad CLI