

ĐẠI HỌC KHOA HỌC TỰ NHIÊN - ĐHQG TP.HCM
KHOA ĐIỆN TỬ - VIỄN THÔNG

BÁO CÁO THỰC HÀNH

THIẾT KẾ MẠCH IN PCB VỚI KICAD

**Lab 04: Thiết lập PCB, Cấu hình Board Outline, Stackup, Design Rules
và Net Classes**

Họ và tên:	Lê Ngọc Tường
MSSV:	23207124
Lớp:	23DTV_CLC3
Môn học:	Thiết kế mạch in PCB với KiCad (HK3/2025-2026)

TP. HỒ CHÍ MINH, NĂM HỌC 2025 - 2026

CÂU 1: HOÀN THÀNH ĐẦY ĐỦ CÁC BƯỚC THIẾT LẬP PCB CHO MẠCH NGUỒN ĐA NĂNG


Mục tiêu của bài tập là chuyển đổi toàn bộ sơ đồ nguyên lý mạch nguồn đa năng từ Schematic sang PCB Editor, thiết lập khung viền cơ khí bo mạch, cấu hình cấu trúc lớp vật lý (Physical Stackup) và phân loại các nhóm mạng (Net Classes).

1.1. Đồng bộ dữ liệu Schematic sang PCB Editor (Update PCB from Schematic)

- **Thao tác thực hiện:** Trong giao diện PCB Editor, mở menu **Tools -> Update PCB from Schematic...** (phím tắt **F8**).
- **Kiểm tra trạng thái:** Hộp thoại hiển thị danh sách toàn bộ footprint và mạng kết nối (netlist). Quá trình kiểm tra đạt **Total warnings: 0, errors: 0**, xác nhận không có xung đột hay thiếu footprint. Bấm **Update PCB** để nạp linh kiện vào vùng làm việc.

1.2. Thiết lập đường bao bo mạch trên lớp Edge.Cuts (Board Outline)

- **Nguyên tắc kỹ thuật:** Lớp **Edge.Cuts** xác định biên dạng cắt thực tế của bo mạch. Đường bao trên lớp này phải tạo thành một đa giác khép kín hoàn toàn và không tự giao cắt.
- **Các bước thực hiện:**
 - Chuyển bước lưới (Grid) về giá trị 1.0 mm hoặc 0.5 mm để căn chỉnh kích thước chuẩn xác.
 - Chọn lớp hoạt động là **Edge.Cuts** trên bảng điều khiển Appearance.
 - Dùng công cụ **Draw Rectangle**, vẽ đường bao bo mạch kích thước 50 x 50 mm bao quanh toàn bộ linh kiện đã sắp xếp của mạch nguồn.




Hình 1. Giao diện KiCad PCB Editor sau khi hoàn tất đồng bộ từ Schematic, vẽ đường bao cơ khí Edge.Cuts và hiển thị đường nối mạng (Ratsnest)

1.3. Cấu hình cấu trúc lớp bo mạch (Physical Stackup)

Vào `File -> Board Setup... -> Board Stackup -> Physical Stackup` để cấu hình cấu trúc lớp vật lý cho mạch nguồn:

- **Số lớp đồng (Copper Layers):** Chọn cấu hình **2 lớp** (`F.Cu` và `B.Cu`), đáp ứng hoàn toàn nhu cầu truyền dẫn dòng và tín hiệu, tối ưu chi phí gia công.
- **Vật liệu lõi cách điện:** Chuẩn công nghiệp **FR4** với hằng số điện môi xấp xỉ 4.5.

STT	Thành phần lớp	Tên lớp trong KiCad	Độ dày	Chức năng kỹ thuật
1	Lớp phủ bảo vệ mặt trên	Top Solder Mask	0.010 mm (10 μm)	Chống oxy hóa đồng, mờ lỗ pad hàn
2	Lớp đồng mặt trước	F.Cu (Front Copper)	0.035 mm (1 oz Cu)	Đi dây tín hiệu, đặt linh kiện SMD
3	Lõi cách điện trung tâm	Dielectric Core (FR4)	1.510 mm	Cách điện và định hình cơ học bo mạch
4	Lớp đồng mặt sau	B.Cu (Back Copper)	0.035 mm (1 oz Cu)	Đi dây nguồn, phủ đồng mặt phẳng mass (GND)
5	Lớp phủ bảo vệ mặt dưới	Bottom Solder Mask	0.010 mm (10 μm)	Chống chạm chập mặt dưới khi hàn
Tổng độ dày bo mạch:			1.600 mm	Độ dày tiêu chuẩn mạch FR-4 2 lớp



Hình 2. Giao diện cấu hình cấu trúc lớp bo mạch Physical Stackup (2 lớp đồng, lõi FR4, tổng độ dày 1.6 mm)


1.4. Phân nhóm và cấu hình lớp mạng (Net Classes)

Net Class quản lý luật thiết kế theo từng nhóm mạng điện, cho phép tự động áp dụng bề rộng đường mạch (*Track Width*), khoảng cách cách ly (*Clearance*) và kích thước lỗ via (*Via Size*) phù hợp cho từng loại tín hiệu:

- **Nhóm nguồn tải lớn (`Power_Main`):** Gồm `VBUS` , `+5V` , `+3.3V` , `-5V` và `GND` . Bề rộng track đặt 0.80 mm để giảm nội trở đường dây, hạn chế sụt áp và chịu dòng tải tốt.
- **Nhóm tín hiệu vi sai USB (`USB_Diff`):** Gồm cặp net `D+` và `D-` từ cổng Micro-USB. Bề rộng track 0.30 mm và khoảng cách vi sai 0.20 mm để phối hợp trở kháng đường truyền.
- **Nhóm tín hiệu UART và xung clock (`Signal_UART`):** Gồm `TXD` , `RXD` , `RTS` , `CTS` , `DTR` và `CLK_555` . Bề rộng track 0.30 mm để đường mạch gọn gàng và dễ layout.
- **Nhóm tín hiệu mặc định (`Default`):** Áp dụng cho các đường tín hiệu điều khiển còn lại với bề rộng track 0.40 mm.

Vào `File -> Board Setup... -> Design Rules -> Net Classes` để thiết lập các nhóm lớp mạng:

Tên Net Class	Clearance	Track Width	Via Diameter	Via Drill	Danh sách các Net được gán
Default	0.20 mm	0.40 mm	0.60 mm	0.30 mm	Các net tín hiệu chưa phân lớp riêng
Power_Main	0.25 mm	0.80 mm	0.80 mm	0.40 mm	VBUS , +5V , +3.3V , -5V , GND
USB_Diff	0.20 mm	0.30 mm	0.60 mm	0.30 mm	Cặp tín hiệu vi sai D+ , D-
Signal_UART	0.20 mm	0.30 mm	0.60 mm	0.30 mm	TXD , RXD , RTS , CTS , DTR , CLK_555




Hình 3. Giao diện phân loại và cấu hình thông số kỹ thuật cho các nhóm Net Classes trong KiCad

CÂU 2: THIẾT LẬP LẠI DESIGN RULES THEO CHUẨN NHÀ SẢN XUẤT PCB DỰ KIẾN

Thay vì sử dụng các giá trị mặc định của KiCad (thường quá chặt hoặc chưa phù hợp với năng lực sản xuất thực tế dẫn đến tăng chi phí hoặc lỗi DFM), các thông số ràng buộc thiết kế (*Design Rules Constraints*) được cấu hình lại theo đúng thông số công bố của nhà sản xuất PCB tiêu chuẩn (JLCPCB / PCBWay 2-layer standard process).

Vào **File -> Board Setup... -> Design Rules -> Constraints** để thiết lập các giới hạn kích thước tối thiểu:


Thông số ràng buộc	Mặc định KiCad	Chuẩn xưởng gia công	Ý nghĩa kỹ thuật
Minimum clearance	0.00 mm	0.20 mm (8 mil)	Khoảng cách an toàn giữa hai đường đồng khác net
Minimum track width	0.20 mm	0.25 mm (10 mil)	Bề rộng nhỏ nhất của đường mạch, tránh đứt khi ăn mòn
Minimum via diameter	0.50 mm	0.60 mm (24 mil)	Đường kính vòng khuyên ngoài nhỏ nhất của lỗ via
Minimum via drill size	0.30 mm	0.30 mm (12 mil)	Đường kính mũi khoan nhỏ nhất của via chuyên lớp
Copper to hole clearance	0.25 mm	0.30 mm (12 mil)	Khoảng cách từ mép đường đồng đến mép lỗ khoan
Copper to edge clearance	0.50 mm	0.50 mm (20 mil)	Khoảng cách từ đường đồng đến đường cắt viền bo Edge.Cuts
Hole to hole clearance	0.25 mm	0.30 mm (12 mil)	Khoảng cách giữa hai mép lỗ khoan để tránh nứt phôi FR4




Hình 4. Giao diện thiết lập ràng buộc luật thiết kế Constraints theo thông số xưởng sản xuất

KIỂM TRA MÔ HÌNH 3D VÀ ĐÁNH GIÁ TRỰC QUAN BO MẠCH

Sau khi hoàn tất toàn bộ các bước thiết lập trong Bài tập về nhà (đồng bộ Schematic, vẽ Board Outline, cấu hình Layer Stackup, Design Rules và Net Classes), mô hình 3D của bo mạch được mở và kiểm tra trực quan bằng công cụ **3D Viewer** tích hợp trong KiCad (**Alt + 3**).



Hình 5. Cửa sổ công cụ 3D Viewer trong KiCad kiểm tra hình học và sự phân bố linh kiện trên khung viền cơ khí



Hình 6. Mô hình 3D góc phối cảnh Isometric toàn bo mạch nguồn đa năng sau khi hoàn thiện toàn bộ thiết lập